Ð
þí�>)���8�1ø���(������������1�1À������������������������������������������������������3���ti,am5728-idk�ti,am5728�ti,dra742�ti,dra74�ti,dra7�����������&������������7TI AM5728 IDK������chosen�����������=/ocp/serial@48020000����������aliases����������I/ocp/i2c@48070000������������N/ocp/i2c@48072000������������S/ocp/i2c@48060000������������X/ocp/i2c@4807a000������������]/ocp/i2c@4807c000������������b/ocp/serial@4806a000�������������j/ocp/serial@4806c000�������������r/ocp/serial@48020000�������������z/ocp/serial@4806e000�������������‚/ocp/serial@48066000�������������Š/ocp/serial@48068000�������������’/ocp/serial@48420000�������������š/ocp/serial@48422000�������������¢/ocp/serial@48424000�������������ª/ocp/serial@4ae2b000����������&���²/ocp/ethernet@48484000/slave@48480200���������&���¼/ocp/ethernet@48484000/slave@48480300������������Æ/ocp/can@4ae3c000������������Í/ocp/can@48480000������������Ô/ocp/spi@4b300000���������-���Ù/ocp/i2c@48070000/tps659038@58/tps659038_rtc�������������Þ/ocp/rtc@48838000���������timer������������arm,armv7-timer�������	���ãdisabled����������0���ê������
������������������������
�����������&���������interrupt-controller@48211000������������arm,cortex-a15-gic������������õ��������
���������@������H!������������H! ������� �����H!@������� �����H!`������� ����������ê������	�����������&��������������������interrupt-controller@48281000���������&���ti,omap5-wugen-mpu�ti,omap4-wugen-mpu�������������õ��������
���������������H(�����������������&��������������������cpus���������������������������������cpu@0�����������'cpu����������arm,cortex-a15����������������������3�����������G�����������Ncpu���������Z�“à��������h�����������w�����������‚��������������º������cpu@1�����������'cpu����������arm,cortex-a15���������������������3�����������G�����������Ncpu���������Z�“à��������h�����������w������������opp-table������������operating-points-v2-ti-cpu����������������������”��������������opp_nom-1000000000����������Ÿ����;šÊ���������¦�, �øP�Œ0�, �øP�Œ0��������´���ÿ������������Å������opp_od-1176000000�����������Ÿ����FV���������¦�³@�
�³@�³@�
�³@��������´���ÿ���������opp_high@1500000000���������Ÿ����Yh/���������¦�v�~ð�Ð�v�~ð�Ð��������´���ÿ������������soc����������ti,omap-infra������mpu�������
���ti,omap5-mpu������������Ñmpu����������ocp����������ti,dra7-l3-noc�simple-bus������������������������������������Û������������À�����������â€�������€���€�����������Ñl3_main_1�l3_main_2������� ������D��������������E���������������� ��í�����������������������
������l4@4a000000����������ti,dra7-l4-cfg�simple-bus������������������������������������Û����J����"À����scm@2000�������������ti,dra7-scm-core�simple-bus����������� ��� ����������������������������������Û������ ��� ����scm_conf@0�����������syscon�simple-bus���������������������������������������������������Û����������������������	���pbias_regulator@e00����������ti,pbias-dra7�ti,pbias-omap��������������������������	���pbias_mmc_omap5���������pbias_mmc_omap5����������w@��������(�2Z �����������“���������clocks�������������������������������dss_deshdcp_clk@558���������@�������������ti,gate-clock�����������G���
��������M��������������X������ehrpwm0_tbclk@558�����������@�������������ti,gate-clock�����������G�����������M�������������X�����������´������ehrpwm1_tbclk@558�����������@�������������ti,gate-clock�����������G�����������M�������������X�����������µ������ehrpwm2_tbclk@558�����������@�������������ti,gate-clock�����������G�����������M�������������X�����������¶������sys_32k_ck����������@����������
���ti,mux-clock������������G������
���
���
��������M������������������������P������������pinmux@1400����������ti,dra7-padconf�pinctrl-single���������������h����������������������������������Z�����������
�������������õ��������i��� ��������‡?ÿÿÿ��������������mmc1_pins_default_no_clk_pu�������0��¤��T�����X�����\�����`�����d�����h��������������–������mmc1_pins_default���������0��¤��T�����X�����\�����`�����d�����h���������mmc1_pins_sdr12�������0��¤��T�����X�����\�����`�����d�����h���������mmc1_pins_hs����������0��¤��T�°��X�°��\�°��`�°��d�°��h�°�����������—������mmc1_pins_sdr25�������0��¤��T�°��X�°��\�°��`�°��d�°��h�°������mmc1_pins_sdr50�������0��¤��T� ��X� ��\� ��`� ��d� ��h� ������mmc1_pins_ddr50�������0��¤��T����X����\����`����d����h��������mmc1_pins_sdr104����������0��¤��T����X����\����`����d����h��������mmc2_pins_default���������P��¤���œ�����°����� �����¤�����¨�����¬�����Œ����������”�����˜�������������˜������mmc2_pins_hs����������P��¤���œ�����°����� �����¤�����¨�����¬�����Œ����������”�����˜�������������™������mmc2_pins_ddr_3_3v_rev11����������P��¤���œ����°���� ����¤����¨����¬����Œ��������”����˜�������mmc2_pins_ddr_1_8v_rev11����������P��¤���œ����°���� ����¤����¨����¬����Œ��������”����˜�������mmc2_pins_ddr_rev20�������P��¤���œ�����°����� �����¤�����¨�����¬�����Œ����������”�����˜�������������š������mmc2_pins_hs200�������P��¤���œ����°���� ����¤����¨����¬����Œ��������”����˜�������mmc4_pins_default���������0��¤��è���ì���ð���ô���ø���ü�������mmc4_pins_hs����������0��¤��è���ì���ð���ô���ø���ü�������mmc3_pins_default���������0��¤��|����€����„����ˆ����Œ������������mmc3_pins_hs����������0��¤��|����€����„����ˆ����Œ������������mmc3_pins_sdr12�������0��¤��|����€����„����ˆ����Œ������������mmc3_pins_sdr25�������0��¤��|����€����„����ˆ����Œ������������mmc3_pins_sdr50�������0��¤��|����€����„����ˆ����Œ������������mmc4_pins_sdr12�������0��¤��è���ì���ð���ô���ø���ü�������mmc4_pins_sdr25�������0��¤��è���ì���ð���ô���ø���ü�������dcan1_pins_default����������¤��Ð�����Ô��������������²������dcan1_pins_sleep������������¤��Ð����Ô�������������±���������scm_conf@1c04������������syscon��������������� ��������¸��������������†������scm_conf@1c24������������syscon������������$���$�����������������dma-router@b78�����������ti,dra7-dma-crossbar��������������x���ü��������Æ�����������Ñ���Í��������Þ������������î��������������Œ������dma-router@c78�����������ti,dra7-dma-crossbar��������������x���|��������Æ�����������Ñ���Ì��������Þ������������î��������������©���������cm_core_aon@5000�������������ti,dra7-cm-core-aon�simple-bus�������������������������������������P��� ���������Û������P��� ����clocks�������������������������������atl_clkin0_ck�����������@�������������ti,dra7-atl-clock�����������G���������������������ª������atl_clkin1_ck�����������@�������������ti,dra7-atl-clock�����������G���������������������«������atl_clkin2_ck�����������@�������������ti,dra7-atl-clock�����������G���������������������¬������atl_clkin3_ck�����������@�������������ti,dra7-atl-clock�����������G���������������������­������hdmi_clkin_ck�����������@�������������fixed-clock���������ú���������������0������mlb_clkin_ck������������@�������������fixed-clock���������ú���������������������mlbp_clkin_ck�����������@�������������fixed-clock���������ú���������������‚������pciesref_acs_clk_ck���������@�������������fixed-clock���������úõá������������@������ref_clkin0_ck�����������@�������������fixed-clock���������ú����������ref_clkin1_ck�����������@�������������fixed-clock���������ú����������ref_clkin2_ck�����������@�������������fixed-clock���������ú����������ref_clkin3_ck�����������@�������������fixed-clock���������ú����������rmii_clk_ck���������@�������������fixed-clock���������ú����������sdvenc_clkin_ck���������@�������������fixed-clock���������ú����������secure_32k_clk_src_ck�����������@�������������fixed-clock���������ú��€������������k������sys_clk32_crystal_ck������������@�������������fixed-clock���������ú��€������������������sys_clk32_pseudo_ck���������@�������������fixed-factor-clock����������G�����������
�������������b�����������
������virt_12000000_ck������������@�������������fixed-clock���������ú�·������������Y������virt_13000000_ck������������@�������������fixed-clock���������ú�Æ]@������virt_16800000_ck������������@�������������fixed-clock���������ú�Y������������[������virt_19200000_ck������������@�������������fixed-clock���������ú$ø������������\������virt_20000000_ck������������@�������������fixed-clock���������ú1-������������Z������virt_26000000_ck������������@�������������fixed-clock���������úŒº€�����������]������virt_27000000_ck������������@�������������fixed-clock���������ú›üÀ�����������^������virt_38400000_ck������������@�������������fixed-clock���������úIð������������_������sys_clkin2����������@�������������fixed-clock���������úXˆ������������`������usb_otg_clkin_ck������������@�������������fixed-clock���������ú���������������h������video1_clkin_ck���������@�������������fixed-clock���������ú���������������:������video1_m2_clkin_ck����������@�������������fixed-clock���������ú���������������/������video2_clkin_ck���������@�������������fixed-clock���������ú���������������;������video2_m2_clkin_ck����������@�������������fixed-clock���������ú���������������.������dpll_abe_ck@1e0���������@�������������ti,omap4-dpll-m4xen-clock�����������G����������������à��ä��ì��è�����������������dpll_abe_x2_ck����������@�������������ti,omap4-dpll-x2-clock����������G��������������������dpll_abe_m2x2_ck@1f0������������@�������������ti,divider-clock������������G����������������������*�������������ð���������<���������S�����������������abe_clk@108���������@�������������ti,divider-clock������������G���������������������������������j�����������b������dpll_abe_m2_ck@1f0����������@�������������ti,divider-clock������������G����������������������*�������������ð���������<���������S�����������d������dpll_abe_m3x2_ck@1f4������������@�������������ti,divider-clock������������G����������������������*�������������ô���������<���������S�����������������dpll_core_byp_mux@12c�����������@����������
���ti,mux-clock������������G��������������M�������������,�����������������dpll_core_ck@120������������@�������������ti,omap4-dpll-core-clock������������G���������������� ��$��,��(�����������������dpll_core_x2_ck���������@�������������ti,omap4-dpll-x2-clock����������G��������������������dpll_core_h12x2_ck@13c����������@�������������ti,divider-clock������������G��������������?��������*�������������<���������<���������S�����������������mpu_dpll_hs_clk_div���������@�������������fixed-factor-clock����������G�����������
�������������������������������dpll_mpu_ck@160���������@�������������ti,omap5-mpu-dpll-clock���������G����������������`��d��l��h�����������������dpll_mpu_m2_ck@170����������@�������������ti,divider-clock������������G����������������������*�������������p���������<���������S�����������������mpu_dclk_div������������@�������������fixed-factor-clock����������G�����������
�������������������������o������dsp_dpll_hs_clk_div���������@�������������fixed-factor-clock����������G�����������
�������������������������������dpll_dsp_byp_mux@240������������@����������
���ti,mux-clock������������G��������������M�������������@�����������������dpll_dsp_ck@234���������@�������������ti,omap4-dpll-clock���������G����������������4��8��@��<��������€��� ��������#ÃF������������ ������dpll_dsp_m2_ck@244����������@�������������ti,divider-clock������������G��� �������������������*�������������D���������<���������S��������€���!��������#ÃF������������!������iva_dpll_hs_clk_div���������@�������������fixed-factor-clock����������G�����������
�������������������������"������dpll_iva_byp_mux@1ac������������@����������
���ti,mux-clock������������G������"��������M�������������¬�����������#������dpll_iva_ck@1a0���������@�������������ti,omap4-dpll-clock���������G������#���������� ��¤��¬��¨��������€���$��������Ep}@�����������$������dpll_iva_m2_ck@1b0����������@�������������ti,divider-clock������������G���$�������������������*�������������°���������<���������S��������€���%��������%�����������%������iva_dclk������������@�������������fixed-factor-clock����������G���%��������
�������������������������q������dpll_gpu_byp_mux@2e4������������@����������
���ti,mux-clock������������G��������������M�������������ä�����������&������dpll_gpu_ck@2d8���������@�������������ti,omap4-dpll-clock���������G������&����������Ø��Ü��ä��à��������€���'��������Ly@�����������'������dpll_gpu_m2_ck@2e8����������@�������������ti,divider-clock������������G���'�������������������*�������������è���������<���������S��������€���(��������_(k�����������(������dpll_core_m2_ck@130���������@�������������ti,divider-clock������������G����������������������*�������������0���������<���������S�����������)������core_dpll_out_dclk_div����������@�������������fixed-factor-clock����������G���)��������
�������������������������s������dpll_ddr_byp_mux@21c������������@����������
���ti,mux-clock������������G��������������M������������������������*������dpll_ddr_ck@210���������@�������������ti,omap4-dpll-clock���������G������*���������������������������+������dpll_ddr_m2_ck@220����������@�������������ti,divider-clock������������G���+�������������������*������������� ���������<���������S�����������e������dpll_gmac_byp_mux@2b4�����������@����������
���ti,mux-clock������������G��������������M�������������´�����������,������dpll_gmac_ck@2a8������������@�������������ti,omap4-dpll-clock���������G������,����������¨��¬��´��°�����������-������dpll_gmac_m2_ck@2b8���������@�������������ti,divider-clock������������G���-�������������������*�������������¸���������<���������S�����������f������video2_dclk_div���������@�������������fixed-factor-clock����������G���.��������
�������������������������u������video1_dclk_div���������@�������������fixed-factor-clock����������G���/��������
�������������������������v������hdmi_dclk_div�����������@�������������fixed-factor-clock����������G���0��������
�������������������������w������per_dpll_hs_clk_div���������@�������������fixed-factor-clock����������G�����������
�������������������������C������usb_dpll_hs_clk_div���������@�������������fixed-factor-clock����������G�����������
�������������������������G������eve_dpll_hs_clk_div���������@�������������fixed-factor-clock����������G�����������
�������������������������1������dpll_eve_byp_mux@290������������@����������
���ti,mux-clock������������G������1��������M������������������������2������dpll_eve_ck@284���������@�������������ti,omap4-dpll-clock���������G������2����������„��ˆ����Œ�����������3������dpll_eve_m2_ck@294����������@�������������ti,divider-clock������������G���3�������������������*�������������”���������<���������S�����������4������eve_dclk_div������������@�������������fixed-factor-clock����������G���4��������
�������������������������€������dpll_core_h13x2_ck@140����������@�������������ti,divider-clock������������G��������������?��������*�������������@���������<���������S������dpll_core_h14x2_ck@144����������@�������������ti,divider-clock������������G��������������?��������*�������������D���������<���������S�����������Q������dpll_core_h22x2_ck@154����������@�������������ti,divider-clock������������G��������������?��������*�������������T���������<���������S�����������<������dpll_core_h23x2_ck@158����������@�������������ti,divider-clock������������G��������������?��������*�������������X���������<���������S�����������V������dpll_core_h24x2_ck@15c����������@�������������ti,divider-clock������������G��������������?��������*�������������\���������<���������S������dpll_ddr_x2_ck����������@�������������ti,omap4-dpll-x2-clock����������G���+�����������5������dpll_ddr_h11x2_ck@228�����������@�������������ti,divider-clock������������G���5�����������?��������*�������������(���������<���������S������dpll_dsp_x2_ck����������@�������������ti,omap4-dpll-x2-clock����������G��� �����������6������dpll_dsp_m3x2_ck@248������������@�������������ti,divider-clock������������G���6�������������������*�������������H���������<���������S��������€���7��������ׄ������������7������dpll_gmac_x2_ck���������@�������������ti,omap4-dpll-x2-clock����������G���-�����������8������dpll_gmac_h11x2_ck@2c0����������@�������������ti,divider-clock������������G���8�����������?��������*�������������À���������<���������S�����������9������dpll_gmac_h12x2_ck@2c4����������@�������������ti,divider-clock������������G���8�����������?��������*�������������Ä���������<���������S������dpll_gmac_h13x2_ck@2c8����������@�������������ti,divider-clock������������G���8�����������?��������*�������������È���������<���������S������dpll_gmac_m3x2_ck@2bc�����������@�������������ti,divider-clock������������G���8�������������������*�������������¼���������<���������S������gmii_m_clk_div����������@�������������fixed-factor-clock����������G���9��������
��������������������hdmi_clk2_div�����������@�������������fixed-factor-clock����������G���0��������
��������������������hdmi_div_clk������������@�������������fixed-factor-clock����������G���0��������
��������������������l3_iclk_div@100���������@�������������ti,divider-clock�����������������������M����������������������G������������j�����������
������l4_root_clk_div���������@�������������fixed-factor-clock����������G���
��������
�������������������������������video1_clk2_div���������@�������������fixed-factor-clock����������G���:��������
��������������������video1_div_clk����������@�������������fixed-factor-clock����������G���:��������
��������������������video2_clk2_div���������@�������������fixed-factor-clock����������G���;��������
��������������������video2_div_clk����������@�������������fixed-factor-clock����������G���;��������
��������������������ipu1_gfclk_mux@520����������@����������
���ti,mux-clock������������G������<��������M������������� ��������€���=��������¥���<�����������=������dummy_ck������������@�������������fixed-clock���������ú�������������clockdomains����������mpu_cm@300�����������ti,omap4-cm������������������������������������������������Û�������������clk@20�����������ti,clkctrl������������� �����������@������������ipu_cm@500�����������ti,omap4-cm������������������������������������������������Û�������������clk@40�����������ti,clkctrl�������������@���D��������@��������������®���������rtc_cm@700�����������ti,omap4-cm������������������������������������������������Û�������������clk@40�����������ti,clkctrl�������������@�����������@���������������cm_core@8000�������������ti,dra7-cm-core�simple-bus�������������������������������������€���0���������Û������€���0����clocks�������������������������������dpll_pcie_ref_ck@200������������@�������������ti,omap4-dpll-clock���������G����������������������������������>������dpll_pcie_ref_m2ldo_ck@210����������@�������������ti,divider-clock������������G���>�������������������*����������������������<���������S�����������?������apll_pcie_in_clk_mux@4ae06118���������
���ti,mux-clock������������G���?���@��������@�������������������������M��������������A������apll_pcie_ck@21c������������@�������������ti,dra7-apll-clock����������G���A���>������������ �����������B������optfclk_pciephy_div@4a00821c�������������ti,divider-clock������������G���B��������@����������������������¼��������������M�������������������������ž������apll_pcie_clkvcoldo���������@�������������fixed-factor-clock����������G���B��������
��������������������apll_pcie_clkvcoldo_div���������@�������������fixed-factor-clock����������G���B��������
��������������������apll_pcie_m2_ck���������@�������������fixed-factor-clock����������G���B��������
�������������������������j������dpll_per_byp_mux@14c������������@����������
���ti,mux-clock������������G������C��������M�������������L�����������D������dpll_per_ck@140���������@�������������ti,omap4-dpll-clock���������G������D����������@��D��L��H�����������E������dpll_per_m2_ck@150����������@�������������ti,divider-clock������������G���E�������������������*�������������P���������<���������S�����������F������func_96m_aon_dclk_div�����������@�������������fixed-factor-clock����������G���F��������
�������������������������x������dpll_usb_byp_mux@18c������������@����������
���ti,mux-clock������������G������G��������M�������������Œ�����������H������dpll_usb_ck@180���������@�������������ti,omap4-dpll-j-type-clock����������G������H����������€��„��Œ��ˆ�����������I������dpll_usb_m2_ck@190����������@�������������ti,divider-clock������������G���I�������������������*����������������������<���������S�����������M������dpll_pcie_ref_m2_ck@210���������@�������������ti,divider-clock������������G���>�������������������*����������������������<���������S�����������i������dpll_per_x2_ck����������@�������������ti,omap4-dpll-x2-clock����������G���E�����������J������dpll_per_h11x2_ck@158�����������@�������������ti,divider-clock������������G���J�����������?��������*�������������X���������<���������S�����������K������dpll_per_h12x2_ck@15c�����������@�������������ti,divider-clock������������G���J�����������?��������*�������������\���������<���������S������dpll_per_h13x2_ck@160�����������@�������������ti,divider-clock������������G���J�����������?��������*�������������`���������<���������S������dpll_per_h14x2_ck@164�����������@�������������ti,divider-clock������������G���J�����������?��������*�������������d���������<���������S�����������R������dpll_per_m2x2_ck@150������������@�������������ti,divider-clock������������G���J�������������������*�������������P���������<���������S�����������L������dpll_usb_clkdcoldo����������@�������������fixed-factor-clock����������G���I��������
�������������������������O������func_128m_clk�����������@�������������fixed-factor-clock����������G���K��������
��������������������func_12m_fclk�����������@�������������fixed-factor-clock����������G���L��������
��������������������func_24m_clk������������@�������������fixed-factor-clock����������G���F��������
��������������������func_48m_fclk�����������@�������������fixed-factor-clock����������G���L��������
��������������������func_96m_fclk�����������@�������������fixed-factor-clock����������G���L��������
��������������������l3init_60m_fclk@104���������@�������������ti,divider-clock������������G���M������������������¼������������clkout2_clk@6b0���������@�������������ti,gate-clock�����������G���N��������M�������������°������l3init_960m_gfclk@6c0�����������@�������������ti,gate-clock�����������G���O��������M�������������À������usb_phy1_always_on_clk32k@640�����������@�������������ti,gate-clock�����������G���P��������M�������������@����������� ������usb_phy2_always_on_clk32k@688�����������@�������������ti,gate-clock�����������G���P��������M�������������ˆ�����������¢������usb_phy3_always_on_clk32k@698�����������@�������������ti,gate-clock�����������G���P��������M�������������˜�����������£������gpu_core_gclk_mux@1220����������@����������
���ti,mux-clock������������G���Q���R���(��������M������������� ��������€���S��������¥���(�����������S������gpu_hyd_gclk_mux@1220�����������@����������
���ti,mux-clock������������G���Q���R���(��������M������������� ��������€���T��������¥���(�����������T������l3instr_ts_gclk_div@e50���������@�������������ti,divider-clock������������G���U��������M�������������P��������¼��������� ������vip1_gclk_mux@1020����������@����������
���ti,mux-clock������������G���
���V��������M������������� ������vip2_gclk_mux@1028����������@����������
���ti,mux-clock������������G���
���V��������M�������������(������vip3_gclk_mux@1030����������@����������
���ti,mux-clock������������G���
���V��������M�������������0���������clockdomains�������coreaon_clkdm������������ti,clockdomain����������G���I���������coreaon_cm@600�����������ti,omap4-cm������������������������������������������������Û�������������clk@20�����������ti,clkctrl������������� �����������@��������������¤���������l3main1_cm@700�����������ti,omap4-cm������������������������������������������������Û�������������clk@20�����������ti,clkctrl������������� ���t��������@������������dma_cm@a00�����������ti,omap4-cm�����������
�������������������������������������������
�������clk@20�����������ti,clkctrl������������� �����������@������������emif_cm@b00����������ti,omap4-cm�������������������������������������������������������������clk@20�����������ti,clkctrl������������� �����������@������������atl_cm@c00�����������ti,omap4-cm�������������������������������������������������������������clk@0������������ti,clkctrl�������������������������@�����������������������l4cfg_cm@d00�������������ti,omap4-cm�����������
�������������������������������������������
�������clk@20�����������ti,clkctrl������������� ���„��������@������������l3instr_cm@e00�����������ti,omap4-cm������������������������������������������������Û�������������clk@20�����������ti,clkctrl������������� �����������@������������dss_cm@1100����������ti,omap4-cm������������������������������������������������Û�������������clk@20�����������ti,clkctrl������������� �����������@��������������³���������l3init_cm@1300�����������ti,omap4-cm������������������������������������������������Û�������������clk@20�����������ti,clkctrl������������� ���Ô��������@��������������œ���������l4per_cm@1700������������ti,omap4-cm������������������������������������������������Û�������������clk@0������������ti,clkctrl������������������������@�����������€���W��h�����������¥���X�����������W���������������l4@4ae00000����������ti,dra7-l4-wkup�simple-bus�����������������������������������Û����Jà���ð����counter@4000�������������ti,omap-counter32k������������@����@��������Ñcounter_32k�������prm@6000�������������ti,dra7-prm�simple-bus������������`���0����������ê�������������������������������������������Û������`���0����clocks�������������������������������sys_clkin1@110����������@����������
���ti,mux-clock������������G���Y���Z���[���\���]���^���_�������������������<�����������������abe_dpll_sys_clk_mux@118������������@����������
���ti,mux-clock������������G������`���������������������a������abe_dpll_bypass_clk_mux@114���������@����������
���ti,mux-clock������������G���a���P���������������������������abe_dpll_clk_mux@10c������������@����������
���ti,mux-clock������������G���a���P���������������������������abe_24m_fclk@11c������������@�������������ti,divider-clock������������G���������������������¼�����������������X������aess_fclk@178�����������@�������������ti,divider-clock������������G���b����������x����������������������c������abe_giclk_div@174�����������@�������������ti,divider-clock������������G���c����������t�����������������abe_lp_clk_div@1d8����������@�������������ti,divider-clock������������G�������������Ø��������¼������ �����������ƒ������abe_sys_clk_div@120���������@�������������ti,divider-clock������������G������������� �����������������adc_gfclk_mux@1dc�����������@����������
���ti,mux-clock������������G������`���P����������Ü������sys_clk1_dclk_div@1c8�����������@�������������ti,divider-clock������������G��������������@����������È���������j�����������l������sys_clk2_dclk_div@1cc�����������@�������������ti,divider-clock������������G���`�����������@����������Ì���������j�����������m������per_abe_x1_dclk_div@1bc���������@�������������ti,divider-clock������������G���d�����������@����������¼���������j�����������n������dsp_gclk_div@18c������������@�������������ti,divider-clock������������G���!�����������@����������Œ���������j�����������p������gpu_dclk@1a0������������@�������������ti,divider-clock������������G���(�����������@���������� ���������j�����������r������emif_phy_dclk_div@190�����������@�������������ti,divider-clock������������G���e�����������@�������������������j�����������t������gmac_250m_dclk_div@19c����������@�������������ti,divider-clock������������G���f�����������@����������œ���������j�����������g������gmac_main_clk�����������@�������������fixed-factor-clock����������G���g��������
�������������������������¯������l3init_480m_dclk_div@1ac������������@�������������ti,divider-clock������������G���M�����������@����������¬���������j�����������y������usb_otg_dclk_div@184������������@�������������ti,divider-clock������������G���h�����������@����������„���������j�����������z������sata_dclk_div@1c0�����������@�������������ti,divider-clock������������G��������������@����������À���������j�����������{������pcie2_dclk_div@1b8����������@�������������ti,divider-clock������������G���i�����������@����������¸���������j�����������|������pcie_dclk_div@1b4�����������@�������������ti,divider-clock������������G���j�����������@����������´���������j�����������}������emu_dclk_div@194������������@�������������ti,divider-clock������������G��������������@����������”���������j�����������~������secure_32k_dclk_div@1c4���������@�������������ti,divider-clock������������G���k�����������@����������Ä���������j�����������������clkoutmux0_clk_mux@158����������@����������
���ti,mux-clock����������X��G���l���m���n���o���p���q���r���s���t���g���u���v���w���x���y���z���{���|���}���~������€����������X������clkoutmux1_clk_mux@15c����������@����������
���ti,mux-clock����������X��G���l���m���n���o���p���q���r���s���t���g���u���v���w���x���y���z���{���|���}���~������€����������\������clkoutmux2_clk_mux@160����������@����������
���ti,mux-clock����������X��G���l���m���n���o���p���q���r���s���t���g���u���v���w���x���y���z���{���|���}���~������€����������`�����������N������custefuse_sys_gfclk_div���������@�������������fixed-factor-clock����������G�����������
��������������������eve_clk@180���������@����������
���ti,mux-clock������������G���4���7����������€������hdmi_dpll_clk_mux@164�����������@����������
���ti,mux-clock������������G������`����������d������mlb_clk@134���������@�������������ti,divider-clock������������G��������������@����������4���������j������mlbp_clk@130������������@�������������ti,divider-clock������������G���‚�����������@����������0���������j������per_abe_x1_gfclk2_div@138�����������@�������������ti,divider-clock������������G���d�����������@����������8���������j������timer_sys_clk_div@144�����������@�������������ti,divider-clock������������G�������������D����������������������������video1_dpll_clk_mux@168���������@����������
���ti,mux-clock������������G������`����������h������video2_dpll_clk_mux@16c���������@����������
���ti,mux-clock������������G������`����������l������wkupaon_iclk_mux@108������������@����������
���ti,mux-clock������������G������ƒ���������������������U���������clockdomains����������wkupaon_cm@1800����������ti,omap4-cm������������������������������������������������Û�������������clk@20�����������ti,clkctrl������������� ���l��������@��������������Ž������������scm_conf@c000������������syscon������������À������������������������axi@0������������simple-bus�����������������������������������ÛQ���Q�����0����� ���������������â���pcie@51000000�����������Q����� �Q� ���L����� ���������Èrc_dbics�ti_conf�config����������ê�������è����������é������������������������������������'pci�������0��ہ�������������0��������‚������� 0��0�����þÐ���������Ò�������ÿ��������
�����������Ü�����������æ������������Ñpcie1�����������÷���„������
��üpcie-phy0��������������������������������`��������������������…���������������������…���������������������…���������������������…�����������'���†���������������ãokay�������������ti,dra746-pcie-rc�ti,dra7-pcie����������B���‡����������interrupt-controller��������������õ����������������������
��������������…���������pcie_ep@51000000���������� ��Q������(Q� ���LQ�����(������������&��Èep_dbics�ti_conf�ep_dbics2�addr_space������������ê�������è�����������Ü�����������H�����������W�����������Ñpcie1�����������÷���„������
��üpcie-phy0�����������'���†������������	���ãdisabled����������"���ti,dra746-pcie-ep�ti,dra7-pcie-ep������������axi@1������������simple-bus�����������������������������������ÛQ€��Q€����0�����0���������������â������	���ãdisabled�������pcie@51800000�����������Q€���� �Q€ ���L����� ���������Èrc_dbics�ti_conf�config����������ê������c���������d������������������������������������'pci�������0��ہ�������������0��������‚�������00��0�����þÐ���������Ò�������ÿ��������
�����������Ü�����������æ�����������Ñpcie2�����������÷���ˆ������
��üpcie-phy0��������������������������������`��������������������‰���������������������‰���������������������‰���������������������‰�����������'���†���������������ti,dra746-pcie-rc�ti,dra7-pcie�����interrupt-controller��������������õ����������������������
��������������‰������������ocmcram@40300000����������
���mmio-sram�����������@0�������������Û����@0���������������������������������sram-hs@0������������ti,secure-ram����������������������������ocmcram@40400000����������	���ãdisabled����������
���mmio-sram�����������@@�������������Û����@@������������������������������������ocmcram@40500000����������	���ãdisabled����������
���mmio-sram�����������@P�������������Û����@P������������������������������������bandgap@4a0021e0����������0��J�!à���J�#,���J�#€���,J�#À���<J�%d���J�%t���P���������ti,dra752-bandgap������������ê�������y�����������f��������������¸������dsp_system@40d00000����������syscon����������@Ð����������������›������padconf@4844a000�������������ti,dra7-iodelay���������HD ���
����������������������������������Z������mmc1_iodelay_ddr_rev11_conf�������Ì��|����<���� ��õ������$������X��(����������,���7������0��“���x��4����������8����������<������<��@����������D����������H������<��L����������P����������T����������X����������\��������������mmc1_iodelay_ddr50_rev20_conf���������Ì��|����4��J�� ��÷������$��Ò������(����������,����������0��ï������4����������8���������<���������@����������D����������H��������L����������P����������T����������X����������\��������������mmc1_iodelay_sdr104_rev11_conf��������„��|�� ��'�����(����������,���������4����������8����������@����������D���������L����������P����������X����������\��������������mmc1_iodelay_sdr104_rev20_conf��������„��|�� ��X����(����������,����������4����������8���������@����������D����������L����������P����������X����������\��������������mmc2_iodelay_hs200_rev11_conf���������ä��|����m��X��”��,������¨��ã��X��¬���ð������´��,��X��¸���ð������À��º��X��Ä���<������Ð��<��¤��Ø��§��X��Ü����������ä��
��X��è���x������ð��ÿ��X��ô���á������ü��5��X������<������d��É��X��h���´����������mmc2_iodelay_hs200_rev20_conf���������ä��|����������”���¢������¨��‘������¬���I������´��Ñ������¸���s������À��y������Ä���/������Ð��§����Ø��m������Ü����������ä���·������è����������ð��Ó������ô����������ü������������.������d��¬������h���L����������mmc2_iodelay_ddr_3_3v_rev11_conf���������\��|��Œ�������x������������”���®������¤��	��h��¨����������¬���¨������°�������x��´����������¸���ˆ������¼�������x��À����������Ä����������È����¤��Ð��o������Ô������ð��Ø����������Ü����������à����������ä����������è���"������ì�������x��ð����������ô���x������ø���x���´��ü���������������������`����������d����������h�������������mmc2_iodelay_ddr_1_8v_rev11_conf���������\��|��Œ��������������������”���®������¤�����ð��¨����������¬���¨������°�������<��´����������¸���ˆ������¼�������<��À����������Ä����������È����h��Ð��o������Ô���»���x��Ø����������Ü����������à����������ä����������è���"������ì�������<��ð����������ô���x������ø���y���<��ü���������������������`����������d����������h�������������mmc3_iodelay_manual1_conf���������Ì��|��x��–������€��“������„����������ˆ����������Œ�������������‚������”����������˜����������œ���©������ ����������¤����������¨����������¬����������°����������´��É������¸����������¼��������������mmc4_iodelay_ds_rev11_conf��������Ì��|��@����������H����������L���`������P����������T����������p��F������t����������x����������|��‡������€����������„����������ˆ��1������Œ��������������������”��L������˜����������œ��������������mmc4_iodelay_ds_rev20_conf��������Ì��|��@����������H����������L��3������P����������T����������p��������t����������x����������|��e������€����������„����������ˆ��«������Œ��������������������”��C������˜����������œ��������������mmc4_iodelay_sdr12_hs_sdr25_rev11_conf��������Ì��|��@����������H��
[������L��$������P����������T����������p��y������t����������x����������|��¹������€����������„����������ˆ��c������Œ��������������������”��������˜����������œ��������������mmc4_iodelay_sdr12_hs_sdr25_rev20_conf��������Ì��|��@����������H��{������L��*������P����������T����������p��u������t����������x����������|��‰���@��€����������„����������ˆ�����€��Œ��������������������”��|���,��˜����������œ�����������������dma-controller@4a056000����������ti,omap4430-sdma������������J`����������0���ê���������������������������	����������
�����������Æ�����������Ž��� ��������Ñ�����������Ñdma_system�������������������edma@43300000������������ti,edma3-tpcc�����������Ñtpcc������������C0�����������	��Èedma3_cc����������$���ê������i���������h���������g���������'��›edma3_ccint�edma3_mperr�edma3_ccerrint����������Ñ���@��������Æ�����������«���Š������‹���������������������tptc@43400000������������ti,edma3-tptc�����������Ñtptc0�����������C@��������������ê������r�����������›edma3_tcerrint�������������Š������tptc@43500000������������ti,edma3-tptc�����������Ñtptc1�����������CP��������������ê������s�����������›edma3_tcerrint�������������‹������gpio@4ae10000������������ti,omap4-gpio�����������Já��������������ê������������������Ñgpio1������������´��������Ä�������������õ��������
���������gpio@48055000������������ti,omap4-gpio�����������HP�������������ê������������������Ñgpio2������������´��������Ä�������������õ��������
���������gpio@48057000������������ti,omap4-gpio�����������Hp�������������ê������������������Ñgpio3������������´��������Ä�������������õ��������
��������������‡������gpio@48059000������������ti,omap4-gpio�����������H�������������ê������������������Ñgpio4������������´��������Ä�������������õ��������
��������������½������gpio@4805b000������������ti,omap4-gpio�����������H°�������������ê������������������Ñgpio5������������´��������Ä�������������õ��������
���������gpio@4805d000������������ti,omap4-gpio�����������HÐ�������������ê������������������Ñgpio6������������´��������Ä�������������õ��������
��������������������gpio@48051000������������ti,omap4-gpio�����������H�������������ê������������������Ñgpio7������������´��������Ä�������������õ��������
��������������¾������gpio@48053000������������ti,omap4-gpio�����������H0�������������ê�������t�����������Ñgpio8������������´��������Ä�������������õ��������
���������serial@4806a000����������ti,dra742-uart�ti,omap4-uart������������H ������������í����������C�����������Ñuart1�����������úÜl�������	���ãdisabled������������Ð���Œ���1���Œ���2��������Õtx�rx���������serial@4806c000����������ti,dra742-uart�ti,omap4-uart������������HÀ�������������ê�������D�����������Ñuart2�����������úÜl�������	���ãdisabled������������Ð���Œ���3���Œ���4��������Õtx�rx���������serial@48020000����������ti,dra742-uart�ti,omap4-uart������������H��������������ê�������E�����������Ñuart3�����������úÜl����������ãokay������������Ð���Œ���5���Œ���6��������Õtx�rx�����������í����������E��������H������serial@4806e000����������ti,dra742-uart�ti,omap4-uart������������Hà�������������ê�������A�����������Ñuart4�����������úÜl�������	���ãdisabled������������Ð���Œ���7���Œ���8��������Õtx�rx���������serial@48066000����������ti,dra742-uart�ti,omap4-uart������������H`�������������ê�������d�����������Ñuart5�����������úÜl�������	���ãdisabled������������Ð���Œ���?���Œ���@��������Õtx�rx���������serial@48068000����������ti,dra742-uart�ti,omap4-uart������������H€�������������ê�������e�����������Ñuart6�����������úÜl�������	���ãdisabled������������Ð���Œ���O���Œ���P��������Õtx�rx���������serial@48420000����������ti,dra742-uart�ti,omap4-uart������������HB��������������ê�������Ú�����������Ñuart7�����������úÜl�������	���ãdisabled����������serial@48422000����������ti,dra742-uart�ti,omap4-uart������������HB �������������ê�������Û�����������Ñuart8�����������úÜl�������	���ãdisabled����������serial@48424000����������ti,dra742-uart�ti,omap4-uart������������HB@�������������ê�������Ü�����������Ñuart9�����������úÜl�������	���ãdisabled����������serial@4ae2b000����������ti,dra742-uart�ti,omap4-uart������������Jâ°�������������ê�������Ý�����������Ñuart10����������úÜl�������	���ãdisabled����������mailbox@4a0f4000�������������ti,omap4-mailbox������������J@����������$���ê�����������������‡����������†���������	��Ñmailbox1������������ß�����������ë�����������ý���������	���ãdisabled����������mailbox@4883a000�������������ti,omap4-mailbox������������Hƒ ����������0���ê�������í����������î����������ï����������ð���������	��Ñmailbox2������������ß�����������ë�����������ý���������	���ãdisabled����������mailbox@4883c000�������������ti,omap4-mailbox������������HƒÀ����������0���ê�������ñ����������ò����������ó����������ô���������	��Ñmailbox3������������ß�����������ë�����������ý���������	���ãdisabled����������mailbox@4883e000�������������ti,omap4-mailbox������������Hƒà����������0���ê�������õ����������ö����������÷����������ø���������	��Ñmailbox4������������ß�����������ë�����������ý���������	���ãdisabled����������mailbox@48840000�������������ti,omap4-mailbox������������H„�����������0���ê�������ù����������ú����������û����������ü���������	��Ñmailbox5������������ß�����������ë�����������ý������������ãokay�������mbox_ipu1_ipc3x��������������������������������������������ãokay����������mbox_dsp1_ipc3x��������������������������������������������ãokay�������������mailbox@48842000�������������ti,omap4-mailbox������������H„ ����������0���ê�������ý����������þ����������ÿ�������������������	��Ñmailbox6������������ß�����������ë�����������ý������������ãokay�������mbox_ipu2_ipc3x��������������������������������������������ãokay����������mbox_dsp2_ipc3x��������������������������������������������ãokay�������������mailbox@48844000�������������ti,omap4-mailbox������������H„@����������0���ê������������������������������������������	��Ñmailbox7������������ß�����������ë�����������ý���������	���ãdisabled����������mailbox@48846000�������������ti,omap4-mailbox������������H„`����������0���ê������������������������������������������	��Ñmailbox8������������ß�����������ë�����������ý���������	���ãdisabled����������mailbox@4885e000�������������ti,omap4-mailbox������������H…à����������0���ê������	���������
���������������������������	��Ñmailbox9������������ß�����������ë�����������ý���������	���ãdisabled����������mailbox@48860000�������������ti,omap4-mailbox������������H†�����������0���ê������
������������������������������������
��Ñmailbox10�����������ß�����������ë�����������ý���������	���ãdisabled����������mailbox@48862000�������������ti,omap4-mailbox������������H† ����������0���ê������������������������������������������
��Ñmailbox11�����������ß�����������ë�����������ý���������	���ãdisabled����������mailbox@48864000�������������ti,omap4-mailbox������������H†@����������0���ê������������������������������������������
��Ñmailbox12�����������ß�����������ë�����������ý���������	���ãdisabled����������mailbox@48802000�������������ti,omap4-mailbox������������H€ ����������0���ê������{���������|���������}���������~���������
��Ñmailbox13�����������ß�����������ë�����������ý���������	���ãdisabled����������timer@4ae18000�����������ti,omap5430-timer�����������Já€����€���������ê������� �����������Ñtimer1�����������%��������Nfck���������G���Ž��� ���������timer@48032000�����������ti,omap5430-timer�����������H ����€���������ê�������!�����������Ñtimer2����������Nfck���������G���W���8���������timer@48034000�����������ti,omap5430-timer�����������H@����€���������ê�������"�����������Ñtimer3����������Nfck���������G���W���@�����������€���W���@�����������¥���������timer@48036000�����������ti,omap5430-timer�����������H`����€���������ê�������#�����������Ñtimer4����������Nfck���������G���W���H�����������€���W���H�����������¥���������timer@48820000�����������ti,omap5430-timer�����������H‚�����€���������ê�������$�����������Ñtimer5��������timer@48822000�����������ti,omap5430-timer�����������H‚ ����€���������ê�������%�����������Ñtimer6��������timer@48824000�����������ti,omap5430-timer�����������H‚@����€���������ê�������&�����������Ñtimer7��������timer@48826000�����������ti,omap5430-timer�����������H‚`����€���������ê�������'�����������Ñtimer8��������timer@4803e000�����������ti,omap5430-timer�����������Hà����€���������ê�������(�����������Ñtimer9��������timer@48086000�����������ti,omap5430-timer�����������H`����€���������ê�������)�����������Ñtimer10�������timer@48088000�����������ti,omap5430-timer�����������H€����€���������ê�������*�����������Ñtimer11�������timer@4ae20000�����������ti,omap5430-timer�����������Jâ�����€���������ê�������Z�����������Ñtimer12����������%���������4������timer@48828000�����������ti,omap5430-timer�����������H‚€����€���������ê������S�����������Ñtimer13�������timer@4882a000�����������ti,omap5430-timer�����������H‚ ����€���������ê������T�����������Ñtimer14�������timer@4882c000�����������ti,omap5430-timer�����������H‚À����€���������ê������U�����������Ñtimer15�������timer@4882e000�����������ti,omap5430-timer�����������H‚à����€���������ê������V�����������Ñtimer16�������wdt@4ae14000����������
���ti,omap3-wdt������������Já@����€���������ê�������K���������
��Ñwd_timer2���������spinlock@4a0f6000������������ti,omap4-hwspinlock���������J`����������	��Ñspinlock������������D���������dmm@4e000000����������
���ti,omap5-dmm������������N���������������ê�������l�����������Ñdmm�������i2c@48070000����������
���ti,omap4-i2c������������H��������������ê�������3�������������������������������������Ñi2c1�������������ãokay������������ú�€���tps659038@58����������
���ti,tps659038���������������X��������í����������������������
�������������õ���������R���������m�����������’���tps659038_pmic�����������ti,tps659038-pmic�����������Š���‘��������›���‘��������«���‘��������¼���‘��������Ì���‘��������Ü���‘��������ì���‘��������ü���‘�����������‘�����������‘��������)���‘��������8���‘��������G���‘��������W���‘��������h���‘���regulators�����smps12����������smps12�����������øP��������(�Ð���������y��������������������������smps3�����������smps3������������™p��������(�™p���������y���������������smps45����������smps45�����������øP��������(�Ð���������y���������������smps6�����������smps6������������øP��������(�Ð���������y���������������smps7�����������smps7������������øP��������(�Œ0���������y���������������smps8�����������smps8���������smps9�����������smps9������������2Z ��������(�2Z ���������y��������������������»������ldo1������������ldo1�������������w@��������(�2Z ������������������y�����������•������ldo2������������ldo2�������������w@��������(�w@���������y���������������ldo3������������ldo3�������������w@��������(�w@���������y���������������ldo4������������ldo4�������������w@��������(�w@���������y���������������ldo9������������ldo9�������������Ñ@��������(�³@���������y���������������ldoln�����������ldoln������������w@��������(�w@���������y���������������ldousb����������ldousb�����������2Z ��������(�2Z ���������y��������������������¡������ldortc����������ldortc�����������w@��������(�w@���������y���������������regen1����������regen1��������������������y������regen2����������regen2��������������������y������������tps659038_rtc������������ti,palmas-rtc������������&���’���������ê���������������Ÿ������tps659038_pwr_button�������������ti,palmas-pwrbutton����������&���’���������ê���������������Ÿ��������­���������tps659038_gpio�����������ti,palmas-gpio�����������´��������Ä���������tps659038_usb������������ti,palmas-usb-vid������������Ê���������ã��������ú���‡������������������‡������������������§���������tpic2810@60����������ti,tpic2810������������`���������´��������Ä��������������¼���������i2c@48072000����������
���ti,omap4-i2c������������H �������������ê�������4�������������������������������������Ñi2c2����������	���ãdisabled����������i2c@48060000����������
���ti,omap4-i2c������������H��������������ê�������8�������������������������������������Ñi2c3����������	���ãdisabled����������i2c@4807a000����������
���ti,omap4-i2c������������H �������������ê�������9�������������������������������������Ñi2c4����������	���ãdisabled����������i2c@4807c000����������
���ti,omap4-i2c������������HÀ�������������ê�������7�������������������������������������Ñi2c5����������	���ãdisabled����������mmc@4809c000�������������ti,dra7-sdhci�����������H	À�������������ê�������N�����������Ñmmc1�������������ãokay���������������“��������q°����������'���������4��������A���”��������M���•��������Z�����������d������������������m��������vdefault�hs����������„���–��������Ž���—������1w@480b2000����������ti,omap3-1w���������H �������������ê�������5�����������Ñhdq1w���������mmc@480b4000�������������ti,dra7-sdhci�����������H@�������������ê�������Q�����������Ñmmc2�������������ãokay������������¸Ø���������˜����������������¨���������'���������4��������A���”��������M���”��������Z������������·���������m��������vdefault�hs�ddr_3_3v���������„���˜��������Ž���™��������Å���š������mmc@480ad000�������������ti,dra7-sdhci�����������H
Ð�������������ê�������Y�����������Ñmmc3����������	���ãdisabled������������А���������˜�����@��������mmc@480d1000�������������ti,dra7-sdhci�����������H
�������������ê�������[�����������Ñmmc4����������	���ãdisabled������������q°���������˜�����@��������mmu@40d01000�������������ti,dra7-dsp-iommu�����������@Ð�������������ê����������������
��Ñmmu0_dsp1�����������Ï������������Ü���›����������	���ãdisabled����������mmu@40d02000�������������ti,dra7-dsp-iommu�����������@Ð �������������ê�������‘���������
��Ñmmu1_dsp1�����������Ï������������Ü���›���������	���ãdisabled����������mmu@58882000�������������ti,dra7-iommu�����������Xˆ �������������ê������‹���������	��Ñmmu_ipu1������������Ï�������������ð������	���ãdisabled����������mmu@55082000�������������ti,dra7-iommu�����������U �������������ê������Œ���������	��Ñmmu_ipu2������������Ï�������������ð������	���ãdisabled����������regulator-abb-mpu���������
���ti,abb-v3�����������abb_mpu������������������������������������G��������������2�����������������(��Jà}Ü���Jà}à���Jà`���J�; ���JàÁX���������D��Èsetup-address�control-address�int-address�efuse-address�ldo-address���������'���€��������@�����������X���������H��l�, ���������������ð���³@��������������ð���v��������������ð�������������������regulator-abb-ivahd�������
���ti,abb-v3���������
��abb_ivahd��������������������������������������G��������������2�����������������(��Jà~4���Jà~$���Jà`���J�%Ì���J�$p���������D��Èsetup-address�control-address�int-address�efuse-address�ldo-address���������'@�����������@�����������X���������H��l����������������ð���Œ0��������������ð���Ð��������������ð��������regulator-abb-dspeve����������
���ti,abb-v3�����������abb_dspeve�������������������������������������G��������������2�����������������(��Jà~0���Jà~ ���Jà`���J�%à���J�$l���������D��Èsetup-address�control-address�int-address�efuse-address�ldo-address���������' �����������@�����������X���������H��l����������������ð���Œ0��������������ð���Ð��������������ð��������regulator-abb-gpu���������
���ti,abb-v3�����������abb_gpu������������������������������������G��������������2�����������������(��Jà}ä���Jà}è���Jà`���J�;���JàÁT���������D��Èsetup-address�control-address�int-address�efuse-address�ldo-address���������'�����������@�����������X���������H��l�¡Ð���������������ð���v��������������ð���ˆ���������������ð��������spi@48098000�������������ti,omap4-mcspi����������H	€�������������ê�������<�������������������������������������Ñmcspi1����������x���������@��Ð���Œ���#���Œ���$���Œ���%���Œ���&���Œ���'���Œ���(���Œ���)���Œ���*������ ��Õtx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3�������	���ãdisabled����������spi@4809a000�������������ti,omap4-mcspi����������H	 �������������ê�������=�������������������������������������Ñmcspi2����������x��������� ��Ð���Œ���+���Œ���,���Œ���-���Œ���.��������Õtx0�rx0�tx1�rx1�������	���ãdisabled����������spi@480b8000�������������ti,omap4-mcspi����������H€�������������ê�������V�������������������������������������Ñmcspi3����������x�����������Ð���Œ������Œ�����������Õtx0�rx0����������ãokay�������������†���sn65hvs882@0�������������pisosr-gpio����������´��������Ä������������������������B@���������¯��������¸���‡���������������spi@480ba000�������������ti,omap4-mcspi����������H �������������ê�������+�������������������������������������Ñmcspi4����������x�����������Ð���Œ���F���Œ���G��������Õtx0�rx0�������	���ãdisabled����������spi@4b300000�������������ti,dra7xxx-qspi���������K0�����\��������������Èqspi_base�qspi_mmap���������Ã���	��X����������������������������������Ñqspi������������G���W��8�����������Nfck���������������������ê������W������������ãokay������������“à����m25p80@0�������������s25fl256s1�jedec,spi-nor������������“à���������������������Ö�����������ç�������������������������������partition@0�������	��øQSPI.SPL�������������������������partition@1���������øQSPI.u-boot���������������������partition@2���������øQSPI.u-boot-spl-os����������������������partition@3���������øQSPI.u-boot-env���������������������partition@4���������øQSPI.u-boot-env.backup1���������������������partition@5���������øQSPI.kernel�������������€��������partition@6���������øQSPI.file-system�������������ž��b��������������ocp2scp@4a090000�������������ti,omap-ocp2scp�����������������������������������Û��������J	����� ������	��Ñocp2scp3�������phy@4a096000�������������ti,phy-pipe3-sata�����������J	`����€J	d����dJ	h����@��������Èphy_rx�phy_tx�pll_ctrl����������þ���	��t��������G������œ���h�����������Nsysclk�refclk�����������	���	��ü��������	���������������Ÿ������pciephy@4a094000�������������ti,phy-pipe3-pcie�����������J	@����€J	D����d��������Èphy_rx�phy_tx�����������þ��������������	*������������4��G���>���?���œ���������œ������	���œ������
���ž���������;��Ndpll_ref�dpll_ref_m2�wkupclk�refclk�div-clk�phy-div�sysclk����������	���������������„������pciephy@4a095000�������������ti,phy-pipe3-pcie�����������J	P����€J	T����d��������Èphy_rx�phy_tx�����������þ������ ��������	*������������4��G���>���?���œ���˜������œ���˜���	���œ���˜���
���ž���������;��Ndpll_ref�dpll_ref_m2�wkupclk�refclk�div-clk�phy-div�sysclk����������	����������	���ãdisabled���������������ˆ���������sata@4a141100������������snps,dwc-ahci�����������J�����J�������������ê�������1�����������÷���Ÿ������	��üsata-phy������������G���œ���h�����������Ñsata������������	5���������rtc@48838000�������������ti,am3352-rtc�����������Hƒ€�������������ê�������Ù����������Ù�����������Ñrtcss�����������G���P���������ãokay�������������	G������ocp2scp@4a080000�������������ti,omap-ocp2scp�����������������������������������Û��������J����� ������	��Ñocp2scp1�������phy@4a084000�������������ti,dra7x-usb2�ti,omap-usb2����������J@������������þ���	�����������G��� ���œ���Ð�����������Nwkupclk�refclk����������	������������	S���¡�����������¥������phy@4a085000���������� ���ti,dra7x-usb2-phy2�ti,omap-usb2���������JP������������þ���	��t��������G���¢���œ��� �����������Nwkupclk�refclk����������	������������	S���¡�����������¨������phy@4a084400����������
���ti,omap-usb3������������JD����€JH����dJL����@��������Èphy_rx�phy_tx�pll_ctrl����������þ���	��p��������G���£������œ���Ð�����������Nwkupclk�sysclk�refclk�����������	���������������¦���������target-module@4a0dd000�����������ti,sysc-omap4-sr�ti,sysc������������Ñsmartreflex_core������������J
Ð8�����������Èsysc������������	^�����������	k���������������������G���¤���������������Nfck����������������������������������Û����J
Ð����������target-module@4a0d9000�����������ti,sysc-omap4-sr�ti,sysc������������Ñsmartreflex_mpu���������J
8�����������Èsysc������������	^�����������	k���������������������G���¤���������������Nfck����������������������������������Û����J
����������omap_dwc3_1@48880000�������������ti,dwc3���������Ñusb_otg_ss1���������Hˆ��������������ê�������H������������������������������������	y������������Û���usb@48890000����������
���snps,dwc3�����������H‰���p�������$���ê�������G����������G����������H�����������›peripheral�host�otg���������÷���¥���¦��������üusb2-phy�usb3-phy�����������	ƒsuper-speed���������	‘host�������������	™���������	²���������omap_dwc3_2@488c0000�������������ti,dwc3���������Ñusb_otg_ss2���������HŒ��������������ê�������W������������������������������������	y������������Û��������	Ë���§���usb@488d0000����������
���snps,dwc3�����������H���p�������$���ê�������I����������I����������W�����������›peripheral�host�otg���������÷���¨������	��üusb2-phy������������	ƒhigh-speed����������	‘otg����������	™���������	²���������	Ò��������	Ë���§���������omap_dwc3_3@48900000�������������ti,dwc3���������Ñusb_otg_ss3���������H��������������ê������X������������������������������������	y������������Û������	���ãdisabled�������usb@48910000����������
���snps,dwc3�����������H‘���p�������$���ê�������X����������X���������X�����������›peripheral�host�otg���������	ƒhigh-speed����������	‘otg����������	™���������	²���������elm@48078000�������������ti,am3352-elm�����������H€���À���������ê������������������Ñelm�������	���ãdisabled����������gpmc@50000000������������ti,am3352-gpmc����������Ñgpmc������������P�����|���������ê������������������Ð���©���������������Õrxtx������������	ï�����������	û��������������������������������������õ��������
������������´��������Ä���������	���ãdisabled����������atl@4843c000�������������ti,dra7-atl���������HCÀ���ÿ��������Ñatl���������

���ª���«���¬���­��������G������������������Nfck�������	���ãdisabled����������mcasp@48460000�����������ti,dra7-mcasp-audio���������Ñmcasp1����������HF���� �E€�������������Èmpu�dat����������ê�������h����������g�����������›tx�rx�����������Ð���©���������©���€�����������Õtx�rx���������$��G���®���������®���������®��������������Nfck�ahclkx�ahclkr���������	���ãdisabled����������mcasp@48464000�����������ti,dra7-mcasp-audio���������Ñmcasp2����������HF@��� �EÀ�������������Èmpu�dat����������ê�������•����������”�����������›tx�rx�����������Ð���©���ƒ������©���‚�����������Õtx�rx���������$��G���W��`������W��`������W��`�����������Nfck�ahclkx�ahclkr���������	���ãdisabled����������mcasp@48468000�����������ti,dra7-mcasp-audio���������Ñmcasp3����������HF€��� �F��������������Èmpu�dat����������ê�������—����������–�����������›tx�rx�����������Ð���©���…������©���„�����������Õtx�rx�����������G���W��h������W��h�����������Nfck�ahclkx��������	���ãdisabled����������mcasp@4846c000�����������ti,dra7-mcasp-audio���������Ñmcasp4����������HFÀ��� �HC`������������Èmpu�dat����������ê�������™����������˜�����������›tx�rx�����������Ð���©���‡������©���†�����������Õtx�rx�����������G���W��˜������W��˜�����������Nfck�ahclkx��������	���ãdisabled����������mcasp@48470000�����������ti,dra7-mcasp-audio���������Ñmcasp5����������HG���� �HC ������������Èmpu�dat����������ê�������›����������š�����������›tx�rx�����������Ð���©���‰������©���ˆ�����������Õtx�rx�����������G���W��x������W��x�����������Nfck�ahclkx��������	���ãdisabled����������mcasp@48474000�����������ti,dra7-mcasp-audio���������Ñmcasp6����������HG@��� �HDÀ������������Èmpu�dat����������ê�����������������œ�����������›tx�rx�����������Ð���©���‹������©���Š�����������Õtx�rx�����������G���W��������W�������������Nfck�ahclkx��������	���ãdisabled����������mcasp@48478000�����������ti,dra7-mcasp-audio���������Ñmcasp7����������HG€��� �HE�������������Èmpu�dat����������ê�������Ÿ����������ž�����������›tx�rx�����������Ð���©���������©���Œ�����������Õtx�rx�����������G���W��������W�������������Nfck�ahclkx��������	���ãdisabled����������mcasp@4847c000�����������ti,dra7-mcasp-audio���������Ñmcasp8����������HGÀ��� �HE@������������Èmpu�dat����������ê�������¡���������� �����������›tx�rx�����������Ð���©���������©���Ž�����������Õtx�rx�����������G���W��������W�������������Nfck�ahclkx��������	���ãdisabled����������crossbar@4a002a48������������ti,irq-crossbar���������J�*H��0����������õ���������&�����������
�����������
 ��� ��������
,����������
D��������� ��
P����������������������ƒ���„��������
a���
���…���‹���Œ��������
n���������������������ethernet@48484000������������ti,dra7-cpsw�ti,cpsw������������Ñgmac������������G���¯���œ���°���������	��Nfck�cpts������������
�����������
Ž�����������
š�� ���������
¦��� ��������
²�����������
¹������������
ÆxLþ��������
�����������HH@����HHR���.�����������������������������������
ç������0���ê������N���������O���������P���������Q������������Û�����������	���������ãokay�������������
�mdio@48485000������������ti,cpsw-mdio�ti,davinci_mdio������������������������������������
��Ñdavinci_mdio������������
ü�B@��������HHP���������������°������slave@48480200�����������������������������°������������rgmii�����������!���������slave@48480300�����������������������������°�����������rgmii�����������!���������cpsw-phy-sel@4a002554������������ti,dra7xx-cpsw-phy-sel����������J�%T���������	��Ègmii-sel�������������can@4ae3c000�������������ti,dra7-d_can�����������Ñdcan1�����������JãÀ��� ���������4���	��X�������������ê�������Þ�����������G���Ž���h������������ãokay������������vdefault�sleep�active������������„���±��������Ž���±��������Å���²������can@48480000�������������ti,dra7-d_can�����������Ñdcan2�����������HH���� ���������4���	��X������������ê�������á�����������G���������	���ãdisabled����������dss@58000000�������������ti,dra7-dss�������	���ãdisabled����������	��Ñdss_core������������C���	��8����������������������������������Û������(��X������€X�@T���X�C���� X�T���X�“���� ������(��Èdss�pll1_clkctrl�pll1�pll2_clkctrl�pll2�������$��G���³����������³����������³�������
��������Nfck�video1_clk�video2_clk������dispc@58001000�����������ti,dra7-dispc�����������X�����������������������������
��Ñdss_dispc�����������G���³���������������Nfck���������S���	��4������encoder@58060000����������
���ti,dra7-hdmi���������� ��X�����X����€X����€X������������Èwp�pll�phy�core����������ê�������`���������	���ãdisabled����������	��Ñdss_hdmi������������G���³�������	���³�������
��������Nfck�sys_clk���������Ð���Œ���L������	��Õaudio_tx�������������epwmss@4843e000������� ���ti,dra746-pwmss�ti,am33xx-pwmss���������HCà����0��������Ñepwmss0��������������������������������	���ãdisabled�������������Û���pwm@4843e200����������"���ti,dra746-ehrpwm�ti,am3352-ehrpwm�����������^�����������HCâ����€��������G���´���������
��Ntbclk�fck���������	���ãdisabled����������ecap@4843e100������������ti,dra746-ecap�ti,am3352-ecap�����������^�����������HCá����€��������G�����������Nfck�������	���ãdisabled�������������epwmss@48440000������� ���ti,dra746-pwmss�ti,am33xx-pwmss���������HD�����0��������Ñepwmss1��������������������������������	���ãdisabled�������������Û���pwm@48440200����������"���ti,dra746-ehrpwm�ti,am3352-ehrpwm�����������^�����������HD����€��������G���µ���������
��Ntbclk�fck���������	���ãdisabled����������ecap@48440100������������ti,dra746-ecap�ti,am3352-ecap�����������^�����������HD����€��������G�����������Nfck�������	���ãdisabled�������������epwmss@48442000������� ���ti,dra746-pwmss�ti,am33xx-pwmss���������HD ����0��������Ñepwmss2��������������������������������	���ãdisabled�������������Û���pwm@48442200����������"���ti,dra746-ehrpwm�ti,am3352-ehrpwm�����������^�����������HD"����€��������G���¶���������
��Ntbclk�fck���������	���ãdisabled����������ecap@48442100������������ti,dra746-ecap�ti,am3352-ecap�����������^�����������HD!����€��������G�����������Nfck�������	���ãdisabled�������������aes@4b500000����������
���ti,omap4-aes������������Ñaes1������������KP����� ���������ê�������P�����������Ð���©���o�������©���n������������Õtx�rx�����������G���
��������Nfck�������aes@4b700000����������
���ti,omap4-aes������������Ñaes2������������Kp����� ���������ê�������;�����������Ð���©���r�������©���q������������Õtx�rx�����������G���
��������Nfck�������des@480a5000����������
���ti,omap4-des������������Ñdes���������H
P���� ���������ê�������M�����������Ð���Œ���u���Œ���t��������Õtx�rx�����������G���
��������Nfck�������sham@53100000������������ti,omap5-sham�����������Ñsham������������K�������������ê�������.�����������Ð���©���w������������Õrx����������G���
��������Nfck�������rng@48090000����������
���ti,omap4-rng������������Ñrng���������H	���� ����������ê�������/�����������G���
��������Nfck�������opp-supply@4a003b20����������ti,omap5-opp-supply���������J�; �����������i�, �����³@����v�����������{�ã`������dsp_system@41500000����������syscon����������AP����������������·������omap_dwc3_4@48940000�������������ti,dwc3���������Ñusb_otg_ss4���������H”��������������ê������Z������������������������������������	y������������Û������	���ãdisabled�������usb@48950000����������
���snps,dwc3�����������H•���p�������$���ê������Y���������Y���������Z�����������›peripheral�host�otg���������	ƒhigh-speed����������	‘otg����������mmu@41501000�������������ti,dra7-dsp-iommu�����������AP�������������ê�������’���������
��Ñmmu0_dsp2�����������Ï������������Ü���·����������	���ãdisabled����������mmu@41502000�������������ti,dra7-dsp-iommu�����������AP �������������ê�������“���������
��Ñmmu1_dsp2�����������Ï������������Ü���·���������	���ãdisabled�������������thermal-zones������cpu_thermal���������–���ú��������¬��ô��������º���¸������������Ê������Ð���trips������cpu_alert�����������×�_��������ã��Ð��������.passive������������¹������cpu_crit������������×�š(��������ã��Ð������	��.critical�������������cooling-maps�������map0������������î���¹��������ó���ºÿÿÿÿÿÿÿÿ������������gpu_thermal���������–���ú��������¬��ô��������º���¸�����������Ê������Ð���trips������gpu_crit������������×�š(��������ã��Ð������	��.critical����������������core_thermal������������–���ú��������¬��ô��������º���¸�����������Ê������Ð���trips������core_crit�����������×�š(��������ã��Ð������	��.critical����������������dspeve_thermal����������–���ú��������¬��ô��������º���¸�����������Ê������Ð���trips������dspeve_crit���������×�š(��������ã��Ð������	��.critical����������������iva_thermal���������–���ú��������¬��ô��������º���¸�����������Ê������Ð���trips������iva_crit������������×�š(��������ã��Ð������	��.critical�������������������pmu����������arm,cortex-a15-pmu�����������&������������ê�������ƒ����������„���������fixedregulator-vmain�������������regulator-fixed���������VMAIN������������LK@��������(�LK@���������y��������������������‘������fixedregulator-v3_3d�������������regulator-fixed���������V3_3D��������������»���������2Z ��������(�2Z ���������y��������������������”������fixedregulator-vtt�����������regulator-fixed�������
��vtt_fixed��������������”���������2Z ��������(�2Z ���������y���������������leds-iio����������	���ãdisabled����������
���gpio-leds������led-out0������������øout0������������B���¼����������������
off�������led-out1������������øout1������������B���¼���������������
off�������led-out2������������øout2������������B���¼���������������
off�������led-out3������������øout3������������B���¼���������������
off�������led-out4������������øout4������������B���¼���������������
off�������led-out5������������øout5������������B���¼���������������
off�������led-out6������������øout6������������B���¼���������������
off�������led-out7������������øout7������������B���¼���������������
off����������memory@0������������'memory��������������€�������€���������status-leds�������
���gpio-leds������cpu0-led������������østatus0:red:cpu0������������B���½����������������
off���������cpu0����������usr0-led������������østatus0:green:usr�����������B���‡���������������
off�������heartbeat-led�����������østatus0:blue:heartbeat����������B���‡���������������
off�������
��heartbeat���������cpu1-led������������østatus1:red:cpu1������������B���‡���
������������
off���������cpu1����������usr1-led������������østatus1:green:usr�����������B���¾���������������
off�������mmc0-led������������østatus1:blue:mmc0�����������B���¾���������������
off���������mmc0����������������	#address-cells�#size-cells�compatible�interrupt-parent�model�stdout-path�i2c0�i2c1�i2c2�i2c3�i2c4�serial0�serial1�serial2�serial3�serial4�serial5�serial6�serial7�serial8�serial9�ethernet0�ethernet1�d_can0�d_can1�spi0�rtc0�rtc1�status�interrupts�interrupt-controller�#interrupt-cells�reg�phandle�device_type�operating-points-v2�clocks�clock-names�clock-latency�#cooling-cells�vbb-supply�vdd-supply�syscon�opp-shared�opp-hz�opp-microvolt�opp-supported-hw�opp-suspend�ti,hwmods�ranges�dma-ranges�interrupts-extended�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�#pinctrl-cells�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-single,pins�#syscon-cells�#dma-cells�dma-requests�ti,dma-safe-map�dma-masters�clock-frequency�clock-mult�clock-div�ti,max-div�ti,autoidle-shift�ti,index-starts-at-one�ti,invert-autoidle-bit�ti,index-power-of-two�assigned-clocks�assigned-clock-rates�assigned-clock-parents�ti,dividers�reg-names�bus-range�num-lanes�linux,pci-domain�phys�phy-names�interrupt-map-mask�interrupt-map�ti,syscon-unaligned-access�gpios�num-ib-windows�num-ob-windows�#thermal-sensor-cells�pinctrl-pin-array�dma-channels�interrupt-names�ti,tptcs�gpio-controller�#gpio-cells�dmas�dma-names�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,timer-alwon�ti,timer-secure�#hwlock-cells�ti,system-power-controller�ti,palmas-override-powerhold�smps12-in-supply�smps3-in-supply�smps45-in-supply�smps6-in-supply�smps7-in-supply�smps8-in-supply�smps9-in-supply�ldo1-in-supply�ldo2-in-supply�ldo3-in-supply�ldo4-in-supply�ldo9-in-supply�ldoln-in-supply�ldousb-in-supply�ldortc-in-supply�regulator-always-on�regulator-boot-on�wakeup-source�ti,palmas-long-press-seconds�ti,enable-vbus-detection�ti,enable-id-detection�id-gpio�vbus-gpio�pbias-supply�max-frequency�mmc-ddr-1_8v�mmc-ddr-3_3v�vmmc-supply�vqmmc-supply�bus-width�cd-gpios�no-1-8-v�pinctrl-names�pinctrl-0�pinctrl-1�sdhci-caps-mask�mmc-hs200-1_8v�non-removable�pinctrl-2�#iommu-cells�ti,syscon-mmuconfig�ti,iommu-bus-err-back�ti,settling-time�ti,clock-cycles�ti,tranxdone-status-mask�ti,ldovbb-override-mask�ti,ldovbb-vset-mask�ti,abb_info�ti,spi-num-cs�ti,pindir-d0-out-d1-in�spi-max-frequency�spi-cpol�load-gpios�syscon-chipselects�spi-tx-bus-width�spi-rx-bus-width�label�syscon-phy-power�syscon-pllreset�#phy-cells�syscon-pcs�ports-implemented�ext-clk-src�phy-supply�ti,sysc-mask�ti,sysc-sidle�utmi-mode�maximum-speed�dr_mode�snps,dis_u3_susphy_quirk�snps,dis_u2_susphy_quirk�extcon�snps,dis_metastability_quirk�gpmc,num-cs�gpmc,num-waitpins�ti,provided-clocks�ti,max-irqs�ti,max-crossbar-sources�ti,reg-size�ti,irqs-reserved�ti,irqs-skip�ti,irqs-safe-map�cpdma_channels�ale_entries�bd_ram_size�mac_control�slaves�active_slave�cpts_clock_mult�cpts_clock_shift�ti,no-idle�dual_emac�bus_freq�mac-address�phy_id�phy-mode�dual_emac_res_vlan�syscon-raminit�syscon-pll-ctrl�syscon-pol�#pwm-cells�ti,efuse-settings�ti,absolute-max-voltage-uv�polling-delay-passive�polling-delay�thermal-sensors�coefficients�temperature�hysteresis�trip�cooling-device�vin-supply�default-state�linux,default-trigger�