Ð
þí��ðÌ���8��ç\���(������������	p��ç$���������������������������������ti,omap3-ldp�ti,omap3������������������������������������+���������!���7TI OMAP3430 LDP (Zoom1 Labrador)�������chosen��������aliases����������=/ocp@68000000/i2c@48070000�����������B/ocp@68000000/i2c@48072000�����������G/ocp@68000000/i2c@48060000�����������L/ocp@68000000/mmc@4809c000�����������Q/ocp@68000000/mmc@480b4000�����������V/ocp@68000000/mmc@480ad000�����������[/ocp@68000000/serial@4806a000������������c/ocp@68000000/serial@4806c000������������k/ocp@68000000/serial@49020000���������	���s/display����������cpus�������������������������+�������cpu@0�������������arm,cortex-a8������������|cpu����������ˆ�������������Œ������������“cpu����������Ÿ�“à������(���­�èH�à˜�А�g8�¡ �O€�dp�`ð�	'À�™p���������¾������������pmu@54000000��������������arm,cortex-a8-pmu������������ˆT����€�����������Ê������������Õdebugss�������soc�����������ti,omap-infra������mpu�������
����ti,omap3-mpu�������������Õmpu�������iva�������
����ti,iva2.2������������Õiva����dsp�������
����ti,omap3-c64����������������ocp@68000000��������������ti,omap3-l3-smx�simple-bus�����������ˆh���������������Ê���	���
���������������������+�������������ß���������Õl3_main����l4@48000000�����������ti,omap3-l4-core�simple-bus����������������������+������������ß����H���������scm@2000��������������ti,omap3-scm�simple-bus����������ˆ�� ��� ����������������������+������������ß������ ��� ����pinmux@30��������� ����ti,omap3-padconf�pinctrl-single����������ˆ���0��8���������������������+�������������æ������������õ�������������������������������9��ÿ��������V���ã���pinmux_twl4030_pins���������^��°��A��������V���ä������pinmux_gpio_key_pins����������H��^���ê�����ì�����î�����ð�����ò�����ô�����ö�����ø�����ú����������V��������pinmux_musb_pins����������`��^��r�����z�����|�����~�����€�����‚�����„�����†�����ˆ�����v�����x�����t������������V���ø������pinmux_mmc1_pins����������0��^��������������������������������V���î���������scm_conf@270��������������syscon�simple-bus������������ˆ��p��0���������������������+������������ß������p��0��������V������pbias_regulator@2b0�����������ti,pbias-omap3�ti,pbias-omap�������������ˆ��°�����������r������pbias_mmc_omap2430����������ypbias_mmc_omap2430����������ˆ�w@�������� �-ÆÀ��������V���ì���������clocks�����������������������+�������mcbsp5_mux_fck@68�����������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ���h��������V���������mcbsp5_fck����������¸��������������ti,composite-clock�����������Œ��������������V���ó������mcbsp1_mux_fck@4������������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ�����������V���
������mcbsp1_fck����������¸��������������ti,composite-clock�����������Œ���	���
��������V���ï������mcbsp2_mux_fck@4������������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ�����������V���
������mcbsp2_fck����������¸��������������ti,composite-clock�����������Œ������
��������V���ð������mcbsp3_mux_fck@68�����������¸��������������ti,composite-mux-clock�����������Œ���������������ˆ���h��������V���������mcbsp3_fck����������¸��������������ti,composite-clock�����������Œ��������������V���ñ������mcbsp4_mux_fck@68�����������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ���h��������V���������mcbsp4_fck����������¸��������������ti,composite-clock�����������Œ��������������V���ò������������clockdomains����������pinmux@a00�������� ����ti,omap3-padconf�pinctrl-single����������ˆ��
����\���������������������+�������������æ������������õ�������������������������������9��ÿ���pinmux_twl4030_vpins���������� ��^�����������������������������������V���å���������������aes@480c5000����������
����ti,omap3-aes�������������Õaes����������ˆHP����P���������Ê������������Ò������A������B��������×tx�rx���������prm@48306000����������
����ti,omap3-prm�������������ˆH0`���@����������Ê������clocks�����������������������+�������virt_16_8m_ck�����������¸��������������fixed-clock���������á�Y���������V���������osc_sys_ck@d40����������¸����������
����ti,mux-clock�������������Œ���������������������������ˆ��
@��������V���������sys_ck@1270���������¸��������������ti,divider-clock�������������Œ�����������Å�����������ñ������������ˆ��p���������ü��������V���������sys_clkout1@d70���������¸��������������ti,gate-clock������������Œ������������ˆ��
p��������Å���������dpll3_x2_ck���������¸��������������fixed-factor-clock�����������Œ�������������������������������dpll3_m2x2_ck�����������¸��������������fixed-factor-clock�����������Œ���������������������������������V���������dpll4_x2_ck���������¸��������������fixed-factor-clock�����������Œ�������������������������������corex2_fck����������¸��������������fixed-factor-clock�����������Œ���������������������������������V���������wkup_l4_ick���������¸��������������fixed-factor-clock�����������Œ���������������������������������V���N������corex2_d3_fck�����������¸��������������fixed-factor-clock�����������Œ���������������������������������V���…������corex2_d5_fck�����������¸��������������fixed-factor-clock�����������Œ���������������������������������V���†���������clockdomains�������������cm@48004000�����������ti,omap3-cm����������ˆH�@���@����clocks�����������������������+�������dummy_apb_pclk����������¸��������������fixed-clock���������á����������omap_32k_fck������������¸��������������fixed-clock���������á��€���������V���@������virt_12m_ck���������¸��������������fixed-clock���������á�·���������V���������virt_13m_ck���������¸��������������fixed-clock���������á�Æ]@��������V���������virt_19200000_ck������������¸��������������fixed-clock���������á$ø���������V���������virt_26000000_ck������������¸��������������fixed-clock���������ጺ€��������V���������virt_38_4m_ck�����������¸��������������fixed-clock���������áIð���������V���������dpll4_ck@d00������������¸��������������ti,omap3-dpll-per-clock����������Œ���������������ˆ��
���
 ��
D��
0��������V���������dpll4_m2_ck@d48���������¸��������������ti,divider-clock�������������Œ�����������ñ���?���������ˆ��
H���������ü��������V��� ������dpll4_m2x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ��� ������������������������������V���!������dpll4_m2x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���!��������Å������������ˆ��
����������(��������V���"������omap_96m_alwon_fck����������¸��������������fixed-factor-clock�����������Œ���"������������������������������V���)������dpll3_ck@d00������������¸��������������ti,omap3-dpll-core-clock�������������Œ���������������ˆ��
���
 ��
@��
0��������V���������dpll3_m3_ck@1140������������¸��������������ti,divider-clock�������������Œ�����������Å�����������ñ������������ˆ��@���������ü��������V���#������dpll3_m3x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ���#������������������������������V���$������dpll3_m3x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���$��������Å������������ˆ��
����������(��������V���%������emu_core_alwon_ck�����������¸��������������fixed-factor-clock�����������Œ���%������������������������������V���b������sys_altclk����������¸��������������fixed-clock���������á������������V���.������mcbsp_clks����������¸��������������fixed-clock���������á������������V���������dpll3_m2_ck@d40���������¸��������������ti,divider-clock�������������Œ�����������Å�����������ñ������������ˆ��
@���������ü��������V���������core_ck���������¸��������������fixed-factor-clock�����������Œ���������������������������������V���&������dpll1_fck@940�����������¸��������������ti,divider-clock�������������Œ���&��������Å�����������ñ������������ˆ��	@���������ü��������V���'������dpll1_ck@904������������¸��������������ti,omap3-dpll-clock����������Œ������'���������ˆ��	��	$��	@��	4��������V���������dpll1_x2_ck���������¸��������������fixed-factor-clock�����������Œ���������������������������������V���(������dpll1_x2m2_ck@944�����������¸��������������ti,divider-clock�������������Œ���(��������ñ������������ˆ��	D���������ü��������V���<������cm_96m_fck����������¸��������������fixed-factor-clock�����������Œ���)������������������������������V���*������omap_96m_fck@d40������������¸����������
����ti,mux-clock�������������Œ���*�����������Å������������ˆ��
@��������V���E������dpll4_m3_ck@e40���������¸��������������ti,divider-clock�������������Œ�����������Å�����������ñ��� ���������ˆ��@���������ü��������V���+������dpll4_m3x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ���+������������������������������V���,������dpll4_m3x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���,��������Å������������ˆ��
����������(��������V���-������omap_54m_fck@d40������������¸����������
����ti,mux-clock�������������Œ���-���.��������Å������������ˆ��
@��������V���8������cm_96m_d2_fck�����������¸��������������fixed-factor-clock�����������Œ���*������������������������������V���/������omap_48m_fck@d40������������¸����������
����ti,mux-clock�������������Œ���/���.��������Å������������ˆ��
@��������V���0������omap_12m_fck������������¸��������������fixed-factor-clock�����������Œ���0������������������������������V���G������dpll4_m4_ck@e40���������¸��������������ti,divider-clock�������������Œ�����������ñ��� ���������ˆ��@���������ü��������V���1������dpll4_m4x2_mul_ck�����������¸��������������ti,fixed-factor-clock������������Œ���1��������>�����������L������������Y��������V���2������dpll4_m4x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���2��������Å������������ˆ��
����������(���������Y��������V���‰������dpll4_m5_ck@f40���������¸��������������ti,divider-clock�������������Œ�����������ñ���?���������ˆ��@���������ü��������V���3������dpll4_m5x2_mul_ck�����������¸��������������ti,fixed-factor-clock������������Œ���3��������>�����������L������������Y��������V���4������dpll4_m5x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���4��������Å������������ˆ��
����������(���������Y��������V���j������dpll4_m6_ck@1140������������¸��������������ti,divider-clock�������������Œ�����������Å�����������ñ���?���������ˆ��@���������ü��������V���5������dpll4_m6x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ���5������������������������������V���6������dpll4_m6x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���6��������Å������������ˆ��
����������(��������V���7������emu_per_alwon_ck������������¸��������������fixed-factor-clock�����������Œ���7������������������������������V���c������clkout2_src_gate_ck@d70���������¸���������� ����ti,composite-no-wait-gate-clock����������Œ���&��������Å������������ˆ��
p��������V���9������clkout2_src_mux_ck@d70����������¸��������������ti,composite-mux-clock�����������Œ���&������*���8���������ˆ��
p��������V���:������clkout2_src_ck����������¸��������������ti,composite-clock�����������Œ���9���:��������V���;������sys_clkout2@d70���������¸��������������ti,divider-clock�������������Œ���;��������Å�����������ñ���@���������ˆ��
p���������l������mpu_ck����������¸��������������fixed-factor-clock�����������Œ���<������������������������������V���=������arm_fck@924���������¸��������������ti,divider-clock�������������Œ���=���������ˆ��	$��������ñ���������emu_mpu_alwon_ck������������¸��������������fixed-factor-clock�����������Œ���=������������������������������V���d������l3_ick@a40����������¸��������������ti,divider-clock�������������Œ���&��������ñ������������ˆ��
@���������ü��������V���>������l4_ick@a40����������¸��������������ti,divider-clock�������������Œ���>��������Å�����������ñ������������ˆ��
@���������ü��������V���?������rm_ick@c40����������¸��������������ti,divider-clock�������������Œ���?��������Å�����������ñ������������ˆ��@���������ü������gpt10_gate_fck@a00����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ��
���������V���A������gpt10_mux_fck@a40�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��
@��������V���B������gpt10_fck�����������¸��������������ti,composite-clock�����������Œ���A���B������gpt11_gate_fck@a00����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ��
���������V���C������gpt11_mux_fck@a40�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��
@��������V���D������gpt11_fck�����������¸��������������ti,composite-clock�����������Œ���C���D������core_96m_fck������������¸��������������fixed-factor-clock�����������Œ���E������������������������������V���������mmchs2_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������V���´������mmchs1_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������V���µ������i2c3_fck@a00������������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������V���¶������i2c2_fck@a00������������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������V���·������i2c1_fck@a00������������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������V���¸������mcbsp5_gate_fck@a00���������¸��������������ti,composite-gate-clock����������Œ�����������Å���
���������ˆ��
���������V���������mcbsp1_gate_fck@a00���������¸��������������ti,composite-gate-clock����������Œ�����������Å���	���������ˆ��
���������V���	������core_48m_fck������������¸��������������fixed-factor-clock�����������Œ���0������������������������������V���F������mcspi4_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
���������Å�����������V���¹������mcspi3_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
���������Å�����������V���º������mcspi2_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
���������Å�����������V���»������mcspi1_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
���������Å�����������V���¼������uart2_fck@a00�����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
���������Å�����������V���½������uart1_fck@a00�����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
������������
��������V���¾������core_12m_fck������������¸��������������fixed-factor-clock�����������Œ���G������������������������������V���H������hdq_fck@a00���������¸��������������ti,wait-gate-clock�����������Œ���H���������ˆ��
���������Å�����������V���¿������core_l3_ick���������¸��������������fixed-factor-clock�����������Œ���>������������������������������V���I������sdrc_ick@a10������������¸��������������ti,wait-gate-clock�����������Œ���I���������ˆ��
��������Å�����������V���Š������gpmc_fck������������¸��������������fixed-factor-clock�����������Œ���I����������������������������core_l4_ick���������¸��������������fixed-factor-clock�����������Œ���?������������������������������V���J������mmchs2_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���À������mmchs1_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Á������hdq_ick@a10���������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Â������mcspi4_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Ã������mcspi3_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Ä������mcspi2_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Å������mcspi1_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Æ������i2c3_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Ç������i2c2_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���È������i2c1_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���É������uart2_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Ê������uart1_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
�����������
��������V���Ë������gpt11_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Ì������gpt10_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Í������mcbsp5_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
�����������
��������V���Î������mcbsp1_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å���	��������V���Ï������omapctrl_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Ð������dss_tv_fck@e00����������¸��������������ti,gate-clock������������Œ���8���������ˆ�����������Å�����������V���¯������dss_96m_fck@e00���������¸��������������ti,gate-clock������������Œ���E���������ˆ�����������Å�����������V���°������dss2_alwon_fck@e00����������¸��������������ti,gate-clock������������Œ������������ˆ�����������Å�����������V���±������dummy_ck������������¸��������������fixed-clock���������á����������gpt1_gate_fck@c00�����������¸��������������ti,composite-gate-clock����������Œ�����������Å�������������ˆ�����������V���K������gpt1_mux_fck@c40������������¸��������������ti,composite-mux-clock�����������Œ���@������������ˆ��@��������V���L������gpt1_fck������������¸��������������ti,composite-clock�����������Œ���K���L������aes2_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J��������Å������������ˆ��
��������V���Ñ������wkup_32k_fck������������¸��������������fixed-factor-clock�����������Œ���@������������������������������V���M������gpio1_dbck@c00����������¸��������������ti,gate-clock������������Œ���M���������ˆ�����������Å�����������V���¦������sha12_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Ò������wdt2_fck@c00������������¸��������������ti,wait-gate-clock�����������Œ���M���������ˆ�����������Å�����������V���§������wdt2_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������V���¨������wdt1_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������V���©������gpio1_ick@c10�����������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������V���ª������omap_32ksync_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������V���«������gpt12_ick@c10�����������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������V���¬������gpt1_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å������������V���­������per_96m_fck���������¸��������������fixed-factor-clock�����������Œ���)������������������������������V���������per_48m_fck���������¸��������������fixed-factor-clock�����������Œ���0������������������������������V���O������uart3_fck@1000����������¸��������������ti,wait-gate-clock�����������Œ���O���������ˆ�����������Å�����������V���Œ������gpt2_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���P������gpt2_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@������������ˆ��@��������V���Q������gpt2_fck������������¸��������������ti,composite-clock�����������Œ���P���Q������gpt3_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���R������gpt3_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���S������gpt3_fck������������¸��������������ti,composite-clock�����������Œ���R���S������gpt4_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���T������gpt4_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���U������gpt4_fck������������¸��������������ti,composite-clock�����������Œ���T���U������gpt5_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���V������gpt5_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���W������gpt5_fck������������¸��������������ti,composite-clock�����������Œ���V���W������gpt6_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���X������gpt6_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���Y������gpt6_fck������������¸��������������ti,composite-clock�����������Œ���X���Y������gpt7_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���Z������gpt7_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���[������gpt7_fck������������¸��������������ti,composite-clock�����������Œ���Z���[������gpt8_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å���	���������ˆ�����������V���\������gpt8_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���]������gpt8_fck������������¸��������������ti,composite-clock�����������Œ���\���]������gpt9_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å���
���������ˆ�����������V���^������gpt9_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���_������gpt9_fck������������¸��������������ti,composite-clock�����������Œ���^���_������per_32k_alwon_fck�����������¸��������������fixed-factor-clock�����������Œ���@������������������������������V���`������gpio6_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������V���������gpio5_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������V���Ž������gpio4_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������V���������gpio3_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������V���������gpio2_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å���
��������V���‘������wdt3_fck@1000�����������¸��������������ti,wait-gate-clock�����������Œ���`���������ˆ�����������Å�����������V���’������per_l4_ick����������¸��������������fixed-factor-clock�����������Œ���?������������������������������V���a������gpio6_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���“������gpio5_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���”������gpio4_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���•������gpio3_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���–������gpio2_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å���
��������V���—������wdt3_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���˜������uart3_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���™������uart4_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���š������gpt9_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å���
��������V���›������gpt8_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å���	��������V���œ������gpt7_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���������gpt6_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���ž������gpt5_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���Ÿ������gpt4_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V��� ������gpt3_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���¡������gpt2_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���¢������mcbsp2_ick@1010���������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å������������V���£������mcbsp3_ick@1010���������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���¤������mcbsp4_ick@1010���������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���¥������mcbsp2_gate_fck@1000������������¸��������������ti,composite-gate-clock����������Œ�����������Å�������������ˆ�����������V���������mcbsp3_gate_fck@1000������������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���������mcbsp4_gate_fck@1000������������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���������emu_src_mux_ck@1140���������¸����������
����ti,mux-clock�������������Œ������b���c���d���������ˆ��@��������V���e������emu_src_ck����������¸��������������ti,clkdm-gate-clock����������Œ���e��������V���f������pclk_fck@1140�����������¸��������������ti,divider-clock�������������Œ���f��������Å�����������ñ������������ˆ��@���������ü������pclkx2_fck@1140���������¸��������������ti,divider-clock�������������Œ���f��������Å�����������ñ������������ˆ��@���������ü������atclk_fck@1140����������¸��������������ti,divider-clock�������������Œ���f��������Å�����������ñ������������ˆ��@���������ü������traceclk_src_fck@1140�����������¸����������
����ti,mux-clock�������������Œ������b���c���d��������Å������������ˆ��@��������V���g������traceclk_fck@1140�����������¸��������������ti,divider-clock�������������Œ���g��������Å�����������ñ������������ˆ��@���������ü������secure_32k_fck����������¸��������������fixed-clock���������á��€���������V���h������gpt12_fck�����������¸��������������fixed-factor-clock�����������Œ���h����������������������������wdt1_fck������������¸��������������fixed-factor-clock�����������Œ���h����������������������������security_l4_ick2������������¸��������������fixed-factor-clock�����������Œ���?������������������������������V���i������aes1_ick@a14������������¸��������������ti,omap3-interface-clock�������������Œ���i��������Å������������ˆ��
������rng_ick@a14���������¸��������������ti,omap3-interface-clock�������������Œ���i���������ˆ��
��������Å���������sha11_ick@a14�����������¸��������������ti,omap3-interface-clock�������������Œ���i���������ˆ��
��������Å���������des1_ick@a14������������¸��������������ti,omap3-interface-clock�������������Œ���i���������ˆ��
��������Å����������cam_mclk@f00������������¸��������������ti,gate-clock������������Œ���j��������Å�������������ˆ������������Y������cam_ick@f10���������¸����������!����ti,omap3-no-wait-interface-clock�������������Œ���?���������ˆ����������Å������������V���Ù������csi2_96m_fck@f00������������¸��������������ti,gate-clock������������Œ������������ˆ�����������Å�����������V���Ú������security_l3_ick���������¸��������������fixed-factor-clock�����������Œ���>������������������������������V���k������pka_ick@a14���������¸��������������ti,omap3-interface-clock�������������Œ���k���������ˆ��
��������Å���������icr_ick@a10���������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å���������des2_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å���������mspro_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å���������mailboxes_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å���������ssi_l4_ick����������¸��������������fixed-factor-clock�����������Œ���?������������������������������V���r������sr1_fck@c00���������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�����������Å�����������V���ÿ������sr2_fck@c00���������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�����������Å�����������V���þ������sr_l4_ick�����������¸��������������fixed-factor-clock�����������Œ���?����������������������������dpll2_fck@40������������¸��������������ti,divider-clock�������������Œ���&��������Å�����������ñ������������ˆ���@���������ü��������V���l������dpll2_ck@4����������¸��������������ti,omap3-dpll-clock����������Œ������l���������ˆ������$���@���4���������‚���������”���������œ��������V���m������dpll2_m2_ck@44����������¸��������������ti,divider-clock�������������Œ���m��������ñ������������ˆ���D���������ü��������V���n������iva2_ck@0�����������¸��������������ti,wait-gate-clock�����������Œ���n���������ˆ������������Å������������V���Û������modem_fck@a00�����������¸��������������ti,omap3-interface-clock�������������Œ������������ˆ��
���������Å�����������V���Ü������sad2d_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���>���������ˆ��
��������Å�����������V���Ý������mad2d_ick@a18�����������¸��������������ti,omap3-interface-clock�������������Œ���>���������ˆ��
��������Å�����������V���Þ������mspro_fck@a00�����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å���������ssi_ssr_gate_fck_3430es2@a00������������¸���������� ����ti,composite-no-wait-gate-clock����������Œ�����������Å�������������ˆ��
���������V���o������ssi_ssr_div_fck_3430es2@a40���������¸��������������ti,composite-divider-clock�����������Œ�����������Å������������ˆ��
@������$��°��������������������������������������V���p������ssi_ssr_fck_3430es2���������¸��������������ti,composite-clock�����������Œ���o���p��������V���q������ssi_sst_fck_3430es2���������¸��������������fixed-factor-clock�����������Œ���q������������������������������V���û������hsotgusb_ick_3430es2@a10������������¸����������"����ti,omap3-hsotgusb-interface-clock������������Œ���I���������ˆ��
��������Å�����������V���‹������ssi_ick_3430es2@a10���������¸��������������ti,omap3-ssi-interface-clock�������������Œ���r���������ˆ��
��������Å������������V���ü������usim_gate_fck@c00�����������¸��������������ti,composite-gate-clock����������Œ���E��������Å���	���������ˆ�����������V���}������sys_d2_ck�����������¸��������������fixed-factor-clock�����������Œ���������������������������������V���t������omap_96m_d2_fck���������¸��������������fixed-factor-clock�����������Œ���E������������������������������V���u������omap_96m_d4_fck���������¸��������������fixed-factor-clock�����������Œ���E������������������������������V���v������omap_96m_d8_fck���������¸��������������fixed-factor-clock�����������Œ���E������������������������������V���w������omap_96m_d10_fck������������¸��������������fixed-factor-clock�����������Œ���E����������������������
��������V���x������dpll5_m2_d4_ck����������¸��������������fixed-factor-clock�����������Œ���s������������������������������V���y������dpll5_m2_d8_ck����������¸��������������fixed-factor-clock�����������Œ���s������������������������������V���z������dpll5_m2_d16_ck���������¸��������������fixed-factor-clock�����������Œ���s������������������������������V���{������dpll5_m2_d20_ck���������¸��������������fixed-factor-clock�����������Œ���s������������������������������V���|������usim_mux_fck@c40������������¸��������������ti,composite-mux-clock��������(���Œ������t���u���v���w���x���y���z���{���|��������Å������������ˆ��@���������ü��������V���~������usim_fck������������¸��������������ti,composite-clock�����������Œ���}���~������usim_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å���	��������V���®������dpll5_ck@d04������������¸��������������ti,omap3-dpll-clock����������Œ���������������ˆ��
��
$��
L��
4���������‚���������”��������V���������dpll5_m2_ck@d50���������¸��������������ti,divider-clock�������������Œ�����������ñ������������ˆ��
P���������ü��������V���s������sgx_gate_fck@b00������������¸��������������ti,composite-gate-clock����������Œ���&��������Å������������ˆ�����������V���‡������core_d3_ck����������¸��������������fixed-factor-clock�����������Œ���&������������������������������V���€������core_d4_ck����������¸��������������fixed-factor-clock�����������Œ���&������������������������������V���������core_d6_ck����������¸��������������fixed-factor-clock�����������Œ���&������������������������������V���‚������omap_192m_alwon_fck���������¸��������������fixed-factor-clock�����������Œ���"������������������������������V���ƒ������core_d2_ck����������¸��������������fixed-factor-clock�����������Œ���&������������������������������V���„������sgx_mux_fck@b40���������¸��������������ti,composite-mux-clock�������� ���Œ���€������‚���*���ƒ���„���…���†���������ˆ��@��������V���ˆ������sgx_fck���������¸��������������ti,composite-clock�����������Œ���‡���ˆ������sgx_ick@b10���������¸��������������ti,wait-gate-clock�����������Œ���>���������ˆ����������Å������������V���ß������cpefuse_fck@a08���������¸��������������ti,gate-clock������������Œ������������ˆ��
��������Å������������V���Ó������ts_fck@a08����������¸��������������ti,gate-clock������������Œ���@���������ˆ��
��������Å�����������V���Ô������usbtll_fck@a08����������¸��������������ti,wait-gate-clock�����������Œ���s���������ˆ��
��������Å�����������V���Õ������usbtll_ick@a18����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���Ö������mmchs3_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������V���×������mmchs3_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������V���Ø������dss1_alwon_fck_3430es2@e00����������¸��������������ti,dss-gate-clock������������Œ���‰��������Å�������������ˆ������������Y��������V���²������dss_ick_3430es2@e10���������¸��������������ti,omap3-dss-interface-clock�������������Œ���?���������ˆ����������Å������������V���³������usbhost_120m_fck@1400�����������¸��������������ti,gate-clock������������Œ���s���������ˆ�����������Å�����������V���à������usbhost_48m_fck@1400������������¸��������������ti,dss-gate-clock������������Œ���0���������ˆ�����������Å������������V���á������usbhost_ick@1410������������¸��������������ti,omap3-dss-interface-clock�������������Œ���?���������ˆ����������Å������������V���â���������clockdomains�������core_l3_clkdm�������������ti,clockdomain�����������Œ���Š���‹������dpll3_clkdm�����������ti,clockdomain�����������Œ���������dpll1_clkdm�����������ti,clockdomain�����������Œ���������per_clkdm�������������ti,clockdomain��������h���Œ���Œ������Ž���������‘���’���“���”���•���–���—���˜���™���š���›���œ������ž���Ÿ��� ���¡���¢���£���¤���¥������emu_clkdm�������������ti,clockdomain�����������Œ���f������dpll4_clkdm�����������ti,clockdomain�����������Œ���������wkup_clkdm������������ti,clockdomain��������$���Œ���¦���§���¨���©���ª���«���¬���­���®������dss_clkdm�������������ti,clockdomain�����������Œ���¯���°���±���²���³������core_l4_clkdm�������������ti,clockdomain��������”���Œ���´���µ���¶���·���¸���¹���º���»���¼���½���¾���¿���À���Á���Â���Ã���Ä���Å���Æ���Ç���È���É���Ê���Ë���Ì���Í���Î���Ï���Ð���Ñ���Ò���Ó���Ô���Õ���Ö���×���Ø������cam_clkdm�������������ti,clockdomain�����������Œ���Ù���Ú������iva2_clkdm������������ti,clockdomain�����������Œ���Û������dpll2_clkdm�����������ti,clockdomain�����������Œ���m������d2d_clkdm�������������ti,clockdomain�����������Œ���Ü���Ý���Þ������dpll5_clkdm�����������ti,clockdomain�����������Œ���������sgx_clkdm�������������ti,clockdomain�����������Œ���ß������usbhost_clkdm�������������ti,clockdomain�����������Œ���à���á���â������������counter@48320000��������������ti,omap-counter32k�����������ˆH2����� ���������Õcounter_32k�������interrupt-controller@48200000�������������ti,omap3-intc���������������������õ������������ˆH �������������V���������dma-controller@48056000�������"����ti,omap3630-sdma�ti,omap3430-sdma������������ˆH`�������������Ê������
��������������¼�����������Ç��� ��������Ô���`���������Õdma���������V���������gpio@48310000�������������ti,omap3-gpio������������ˆH1��������������Ê������������Õgpio1������������á���������ó�����������������������������õ���������gpio@49050000�������������ti,omap3-gpio������������ˆI��������������Ê������������Õgpio2������������ó�����������������������������õ�����������V���ë������gpio@49052000�������������ti,omap3-gpio������������ˆI �������������Ê������������Õgpio3������������ó�����������������������������õ���������gpio@49054000�������������ti,omap3-gpio������������ˆI@�������������Ê��� ���������Õgpio4������������ó�����������������������������õ�����������V��������gpio@49056000�������������ti,omap3-gpio������������ˆI`�������������Ê���!���������Õgpio5������������ó�����������������������������õ�����������V���ö������gpio@49058000�������������ti,omap3-gpio������������ˆI€�������������Ê���"���������Õgpio6������������ó�����������������������������õ���������serial@4806a000�����������ti,omap3-uart������������ˆH ��� ���������������H��������Ò������1������2��������×tx�rx������������Õuart1�����������áÜl�������serial@4806c000�����������ti,omap3-uart������������ˆHÀ������������������I��������Ò������3������4��������×tx�rx������������Õuart2�����������áÜl�������serial@49020000�����������ti,omap3-uart������������ˆI�������������������J���ã��n��������Ò������5������6��������×tx�rx������������Õuart3�����������áÜl�������i2c@48070000����������
����ti,omap3-i2c�������������ˆH�����€���������Ê���8��������Ò��������������������×tx�rx������������������������+�������������Õi2c1������������á�'¬@���twl@48�����������ˆ���H���������Ê�������������������������ti,twl4030��������������������õ�����������#default���������1���ä���å���power�������������ti,twl4030-power-idle������������;������rtc�����������ti,twl4030-rtc�����������Ê���������bci�����������ti,twl4030-bci�����������Ê���	�����������K���æ��������Y���ç�����������evac�������watchdog��������������ti,twl4030-wdt��������regulator-vaux1�����������ti,twl4030-vaux1������������yvcc�������regulator-vaux2�����������ti,twl4030-vaux2����������regulator-vaux3�����������ti,twl4030-vaux3����������regulator-vaux4�����������ti,twl4030-vaux4����������regulator-vdd1������������ti,twl4030-vdd1���������ˆ�	'À�������� � ��������V���������regulator-vdac������������ti,twl4030-vdac���������ˆ�w@�������� �w@������regulator-vio�������������ti,twl4030-vio��������regulator-vintana1������������ti,twl4030-vintana1�������regulator-vintana2������������ti,twl4030-vintana2�������regulator-vintdig�������������ti,twl4030-vintdig��������regulator-vmmc1�����������ti,twl4030-vmmc1������������ˆ�:�������� �0°��������V���í������regulator-vmmc2�����������ti,twl4030-vmmc2������������ˆ�:�������� �0°������regulator-vusb1v5�������������ti,twl4030-vusb1v5����������V���è������regulator-vusb1v8�������������ti,twl4030-vusb1v8����������V���é������regulator-vusb3v1�������������ti,twl4030-vusb3v1����������V���æ������regulator-vpll1�����������ti,twl4030-vpll1����������regulator-vpll2�����������ti,twl4030-vpll2������������ˆ�w@�������� �w@���������v������regulator-vsim������������ti,twl4030-vsim���������ˆ�w@�������� �-ÆÀ������gpio��������������ti,twl4030-gpio����������ó�����������������������������õ�����������V��������twl4030-usb�����������ti,twl4030-usb�����������Ê���
�����������Š���è��������˜���é��������¦���æ��������´�����������½������������V���ù������pwm�����������ti,twl4030-pwm����������È���������pwmled������������ti,twl4030-pwmled�����������È���������pwrbutton�������������ti,twl4030-pwrbutton�������������Ê���������keypad������������ti,twl4030-keypad������������Ê�����������Ó�����������ã���������D��ö������������?���	�
�@��A��B���s�r������madc��������������ti,twl4030-madc��������������������������������V��������������i2c@48072000����������
����ti,omap3-i2c�������������ˆH ����€���������Ê���9��������Ò��������������������×tx�rx������������������������+�������������Õi2c2������������á�€������i2c@48060000����������
����ti,omap3-i2c�������������ˆH�����€���������Ê���=��������Ò��������������������×tx�rx������������������������+�������������Õi2c3������������á�€������mailbox@48094000��������������ti,omap3-mailbox�������������Õmailbox����������ˆH	@�������������Ê����������������������!�����������3������dsp���������E��������������������P��������������������spi@48098000��������������ti,omap2-mcspi�����������ˆH	€�������������Ê���A���������������������+�������������Õmcspi1����������[���������@��Ò������#������$������%������&������'������(������)������*������ ��×tx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3����tsc2046@0������������ˆ��������������ti,tsc2046����������i�B@��������{���ê��������†������������@����������˜������������¡À����������ª�(����������º�ÿ�����������Ê���������Õ������������ë���������Ê���������������ã���ë����������������spi@4809a000��������������ti,omap2-mcspi�����������ˆH	 �������������Ê���B���������������������+�������������Õmcspi2����������[��������� ��Ò������+������,������-������.��������×tx0�rx0�tx1�rx1�������spi@480b8000��������������ti,omap2-mcspi�����������ˆH€�������������Ê���[���������������������+�������������Õmcspi3����������[��������� ��Ò��������������������������������×tx0�rx0�tx1�rx1�������spi@480ba000��������������ti,omap2-mcspi�����������ˆH �������������Ê���0���������������������+�������������Õmcspi4����������[�����������Ò������F������G��������×tx0�rx0�������1w@480b2000�����������ti,omap3-1w����������ˆH �������������Ê���:���������Õhdq1w���������mmc@4809c000��������������ti,omap3-pre-es3-hsmmc�����������ˆH	À�������������Ê���S���������Õmmc1�������������ð��������Ò������=������>��������×tx�rx�����������ý���ì��������
���í�������������������#default���������1���î������mmc@480b4000��������������ti,omap3-hsmmc�����������ˆH@�������������Ê���V���������Õmmc2������������Ò������/������0��������×tx�rx���������	�� disabled����������mmc@480ad000��������������ti,omap3-hsmmc�����������ˆH
Ð�������������Ê���^���������Õmmc3������������Ò������M������N��������×tx�rx���������	�� disabled����������mmu@480bd400������������'��������������ti,omap2-iommu�����������ˆHÔ����€���������Ê������������Õmmu_isp���������4�����������V���ý������mmu@5d000000������������'��������������ti,omap2-iommu�����������ˆ]������€���������Ê������������Õmmu_iva�������	�� disabled����������wdt@48314000����������
����ti,omap3-wdt�������������ˆH1@����€������
���Õwd_timer2���������mcbsp@48074000������������ti,omap3-mcbsp�����������ˆH@����ÿ��������Dmpu����������Ê������;���<������
��Ncommon�tx�rx������������^���€���������Õmcbsp1����������Ò������������ ��������×tx�rx������������Œ���ï���������“fck�������	�� disabled����������mcbsp@49022000������������ti,omap3-mcbsp�����������ˆI ����ÿI€����ÿ������
��Dmpu�sidetone�������������Ê������>���?�����������Ncommon�tx�rx�sidetone�����������^������������Õmcbsp2�mcbsp2_sidetone����������Ò������!������"��������×tx�rx������������Œ���ð���£���������“fck�ick�������	�� disabled����������mcbsp@49024000������������ti,omap3-mcbsp�����������ˆI@����ÿI ����ÿ������
��Dmpu�sidetone�������������Ê������Y���Z�����������Ncommon�tx�rx�sidetone�����������^���€���������Õmcbsp3�mcbsp3_sidetone����������Ò��������������������×tx�rx������������Œ���ñ���¤���������“fck�ick�������	�� disabled����������mcbsp@49026000������������ti,omap3-mcbsp�����������ˆI`����ÿ��������Dmpu����������Ê������6���7������
��Ncommon�tx�rx������������^���€���������Õmcbsp4����������Ò��������������������×tx�rx������������Œ���ò���������“fck���������m����������	�� disabled����������mcbsp@48096000������������ti,omap3-mcbsp�����������ˆH	`����ÿ��������Dmpu����������Ê������Q���R������
��Ncommon�tx�rx������������^���€���������Õmcbsp5����������Ò��������������������×tx�rx������������Œ���ó���������“fck�������	�� disabled����������sham@480c3000�������������ti,omap3-sham������������Õsham�������������ˆH0����d���������Ê���1��������Ò������E��������×rx��������timer@48318000������������ti,omap3430-timer������������ˆH1€�������������Ê���%���������Õtimer1�����������~������timer@49032000������������ti,omap3430-timer������������ˆI �������������Ê���&���������Õtimer2��������timer@49034000������������ti,omap3430-timer������������ˆI@�������������Ê���'���������Õtimer3��������timer@49036000������������ti,omap3430-timer������������ˆI`�������������Ê���(���������Õtimer4��������timer@49038000������������ti,omap3430-timer������������ˆI€�������������Ê���)���������Õtimer5�����������������timer@4903a000������������ti,omap3430-timer������������ˆI �������������Ê���*���������Õtimer6�����������������timer@4903c000������������ti,omap3430-timer������������ˆIÀ�������������Ê���+���������Õtimer7�����������������timer@4903e000������������ti,omap3430-timer������������ˆIà�������������Ê���,���������Õtimer8�����������š���������������timer@49040000������������ti,omap3430-timer������������ˆI��������������Ê���-���������Õtimer9�����������š������timer@48086000������������ti,omap3430-timer������������ˆH`�������������Ê���.���������Õtimer10����������š������timer@48088000������������ti,omap3430-timer������������ˆH€�������������Ê���/���������Õtimer11����������š������timer@48304000������������ti,omap3430-timer������������ˆH0@�������������Ê���_���������Õtimer12����������~���������§������usbhstll@48062000���������
����ti,usbhs-tll�������������ˆH �������������Ê���N���������Õusb_tll_hs��������usbhshost@48064000������������ti,usbhs-host������������ˆH@�������������Õusb_host_hs����������������������+�������������ß���ohci@48064400�������������ti,ohci-omap3������������ˆHD�������������Ê���L���������·������ehci@48064800���������
����ti,ehci-omap�������������ˆHH�������������Ê���M���������gpmc@6e000000�������������ti,omap3430-gpmc�������������Õgpmc�������������ˆn�����Ð���������Ê�����������Ò��������������×rxtx������������Ï�����������Û������������������������+���������������������õ������������ó����������������� ���ß��������0���������������������������V���÷���ethernet@gpmc�������������smsc,lan9221�smsc,lan9115�����������í�����������ø�����������
�����������$�����������>�����������L���–��������^���–��������p�����������������������’���(��������¥���-��������³���Œ��������Â���-��������Ð���Œ��������ß���›��������ð���›�����������x�������������������*���K��������A���K��������[������������s������������Š������������¢������������´���ô��������Ä���õ��������Ò������������ß������������ö���������Ê���������������ˆ����������ÿ������nand@0,0��������������ti,omap2-nand������������ˆ�����������������������÷���������Ê�����������������������õmicron,nand��������������������ø�����������bch8������������#������������>������������L���,��������^���,��������p��������������"��������’���,��������Ð���(��������³���6�����������@��������ß���R��������ð���R��������¢���(��������Š�������������������������+������partition@0�������	��4X-Loader�������������ˆ�������������partition@80000���������4U-Boot�����������ˆ������������partition@1c0000������������4Environment����������ˆ������������partition@200000������������4Kernel�����������ˆ� ��à��������partition@2000000�����������4Filesystem�����������ˆ������������������usb_otg_hs@480ab000�����������ti,omap3-musb������������ˆH
°�������������Ê���\���]��������Nmc�dma�����������Õusb_otg_hs����������:�����������E�����������M�����������#default���������1���ø��������V������������e���ù��������¸�����������m���2������dss@48050000����������
����ti,omap3-dss�������������ˆH������������� ok��������	���Õdss_core�������������Œ���²���������“fck����������������������+�������������ß���dispc@48050400������������ti,omap3-dispc�����������ˆH�������������Ê���������
���Õdss_dispc������������Œ���²���������“fck�������encoder@4804fc00����������
����ti,omap3-dsi�������������ˆHü����Hþ����@Hÿ���� ��������Dproto�phy�pll������������Ê���������	�� disabled����������	���Õdss_dsi1�������������Œ���²���±���������“fck�sys_clk�������encoder@48050800��������������ti,omap3-rfbi������������ˆH����������	�� disabled����������	���Õdss_rfbi�������������Œ���²���³���������“fck�ick�������encoder@48050c00��������������ti,omap3-venc������������ˆH����������	�� disabled����������	���Õdss_venc�������������Œ���¯���������“fck�������port�������endpoint������������s���ú��������ƒ�����������V��������������ssi-controller@48058000�������
����ti,omap3-ssi�������������Õssi��������� ok�����������ˆH€����H������������Dsys�gdd����������Ê���G��������Ngdd_mpu����������������������+�������������ß���������Œ���q���û���ü������ ���“ssi_ssr_fck�ssi_sst_fck�ssi_ick����ssi-port@4805a000�������������ti,omap3-ssi-port������������ˆH ����H¨������������Dtx�rx������������Ê���C���D������ssi-port@4805b000�������������ti,omap3-ssi-port������������ˆH°����H¸������������Dtx�rx������������Ê���E���F���������pinmux@480025d8������� ����ti,omap3-padconf�pinctrl-single����������ˆH�%Ø���$���������������������+�������������æ������������õ�������������������������������9��ÿ������isp@480bc000����������
����ti,omap3-isp�������������ˆHÀ���üHØ���|���������Ê�����������Ž���ý��������r������l��������•������������¸������ports������������������������+�������������bandgap@48002524�������������ˆH�%$�������������ti,omap34xx-bandgap���������¡������������V���������target-module@480cb000������������ti,sysc-omap3430-sr�ti,sysc����������Õsmartreflex_core�������������ˆH°$�����������Dsysc������������·������������Œ���þ���������“fck����������������������+������������ß����H°�������smartreflex@0�������������ti,omap3-smartreflex-core������������ˆ����������������Ê������������target-module@480c9000������������ti,sysc-omap3430-sr�ti,sysc����������Õsmartreflex_mpu_iva����������ˆH$�����������Dsysc������������·������������Œ���ÿ���������“fck����������������������+������������ß����H�������smartreflex@480c9000��������������ti,omap3-smartreflex-mpu-iva�������������ˆ����������������Ê���������������thermal-zones������cpu_thermal���������Ä���ú��������Ú��è��������è������N ��������õ����������������regulator-vddvario������������regulator-fixed�������	��yvddvario�������������v��������V���ô������regulator-vdd33a��������������regulator-fixed���������yvdd33a�����������v��������V���õ������memory@80000000����������|memory�����������ˆ€������������gpio_keys���������
����gpio-keys�����������#default���������1�����key_enter�����������4enter�����������	����������������	������������������key_f1����������4f1����������	����������������	���;���������������key_f2����������4f2����������	����������������	���<���������������key_f3����������4f3����������	����������������	���=���������������key_f4����������4f4����������	�����	�����������	���>���������������key_left������������4left������������	�����
�����������	���i���������������key_right�����������4right�����������	����������������	���j���������������key_up����������4up����������	����������������	���g���������������key_down������������4down������������	�����
�����������	���l���������Õ���������backlight�������������gpio-backlight�����������	��������	���������������regulator-lcd-3v3�������������regulator-fixed���������ylcd_3v3���������ˆ�2Z �������� �2Z ��������	!�p���������v��������V���ê������display�����������sharp,ls037v7dw01�����������4lcd���������	2���ê��������	?���ê��������	L�����������������	Y���ë���������������	e���ë����������port�������endpoint������������s����������V���ú���������������	compatible�interrupt-parent�#address-cells�#size-cells�model�i2c0�i2c1�i2c2�mmc0�mmc1�mmc2�serial0�serial1�serial2�display0�device_type�reg�clocks�clock-names�clock-latency�operating-points�cpu0-supply�interrupts�ti,hwmods�ranges�#pinctrl-cells�#interrupt-cells�interrupt-controller�pinctrl-single,register-width�pinctrl-single,function-mask�phandle�pinctrl-single,pins�syscon�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�dmas�dma-names�clock-frequency�ti,max-div�ti,index-starts-at-one�clock-mult�clock-div�ti,set-bit-to-disable�ti,clock-mult�ti,clock-div�ti,set-rate-parent�ti,index-power-of-two�ti,low-power-stop�ti,lock�ti,low-power-bypass�ti,dividers�#dma-cells�dma-channels�dma-requests�ti,gpio-always-on�gpio-controller�#gpio-cells�interrupts-extended�pinctrl-names�pinctrl-0�ti,use_poweroff�bci3v1-supply�io-channels�io-channel-names�regulator-always-on�usb1v5-supply�usb1v8-supply�usb3v1-supply�usb_mode�#phy-cells�#pwm-cells�keypad,num-rows�keypad,num-columns�linux,keymap�#io-channel-cells�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,spi-num-cs�spi-max-frequency�vcc-supply�ti,x-min�ti,x-max�ti,y-min�ti,y-max�ti,x-plate-ohms�ti,pressure-max�ti,swap-xy�wakeup-source�pendown-gpio�ti,dual-volt�pbias-supply�vmmc-supply�bus-width�status�#iommu-cells�ti,#tlb-entries�reg-names�interrupt-names�ti,buffer-size�#sound-dai-cells�ti,timer-alwon�ti,timer-dsp�ti,timer-pwm�ti,timer-secure�remote-wakeup-connected�gpmc,num-cs�gpmc,num-waitpins�bank-width�gpmc,device-width�gpmc,cycle2cycle-samecsen�gpmc,cycle2cycle-diffcsen�gpmc,cs-on-ns�gpmc,cs-rd-off-ns�gpmc,cs-wr-off-ns�gpmc,adv-on-ns�gpmc,adv-rd-off-ns�gpmc,adv-wr-off-ns�gpmc,oe-on-ns�gpmc,oe-off-ns�gpmc,we-on-ns�gpmc,we-off-ns�gpmc,rd-cycle-ns�gpmc,wr-cycle-ns�gpmc,access-ns�gpmc,page-burst-access-ns�gpmc,bus-turnaround-ns�gpmc,cycle2cycle-delay-ns�gpmc,wait-monitoring-ns�gpmc,clk-activation-ns�gpmc,wr-data-mux-bus-ns�gpmc,wr-access-ns�vddvario-supply�vdd33a-supply�reg-io-width�smsc,save-mac-address�linux,mtd-name�nand-bus-width�ti,nand-ecc-opt�gpmc,sync-clk-ps�label�multipoint�num-eps�ram-bits�interface-type�usb-phy�power�remote-endpoint�data-lines�iommus�ti,phy-type�#thermal-sensor-cells�ti,sysc-mask�polling-delay-passive�polling-delay�coefficients�thermal-sensors�gpios�linux,code�default-on�startup-delay-us�power-supply�envdd-supply�enable-gpios�reset-gpios�mode-gpios�