Ð þí��hÊ���8��dh���(������������b��d0�����������������������������+����hisilicon,hi3670-hikey970�hisilicon,hi3670�����������������������������������+��������� ���7HiKey970�������psci���������� ����arm,psci-0.2�������������=smc�������cpus�������������������������+�������cpu-map����cluster0�������core0������������D���������core1������������D���������core2������������D���������core3������������D������������cluster1�������core0������������D���������core1������������D���������core2������������D���������core3������������D��� ������������cpu@0�������������arm,cortex-a53�����������Hcpu����������T�����������������Xpsci�������������f���������cpu@1�������������arm,cortex-a53�����������Hcpu����������T����������������Xpsci�������������f���������cpu@2�������������arm,cortex-a53�����������Hcpu����������T����������������Xpsci�������������f���������cpu@3�������������arm,cortex-a53�����������Hcpu����������T����������������Xpsci�������������f���������cpu@100�����������arm,cortex-a73�����������Hcpu����������T����������������Xpsci�������������f���������cpu@101�����������arm,cortex-a73�����������Hcpu����������T���������������Xpsci�������������f���������cpu@102�����������arm,cortex-a73�����������Hcpu����������T���������������Xpsci�������������f���������cpu@103�����������arm,cortex-a73�����������Hcpu����������T���������������Xpsci�������������f��� ���������interrupt-controller@e82b0000�������������arm,gic-400�������@���T����è+������������è+ ������� �����è+@������� �����è+`������� ����������n������������������������������� ��ÿ����������Š���������f���������timer�������������arm,armv8-timer�������������������0��������� ��ÿ��������ÿ��������ÿ������ ��ÿ���������Ÿ�L�������soc�����������simple-bus�����������������������+�������������¯���crg_ctrl@fff35000��������� ����hisilicon,hi3670-crgctrl�syscon����������T����ÿóP�����������������¶������������f��� ������crg_rst_controller��������.����hisilicon,hi3670-reset�hisilicon,hi3660-reset������������Ã������������Ð��� ���������f���������pctrl@e8a09000������������hisilicon,hi3670-pctrl�syscon������������T����è �����������������¶���������crg_ctrl@fff34000��������� ����hisilicon,hi3670-pmuctrl�syscon����������T����ÿó@�����������������¶���������sctrl@fff0a000������������hisilicon,hi3670-sctrl�syscon������������T����ÿð �����������������¶������������f���������iomcu@ffd7e000������������hisilicon,hi3670-iomcu�syscon������������T����ÿ×à�����������������¶������������f���������media1_crgctrl@e87ff000�������#����hisilicon,hi3670-media1-crg�syscon�����������T����èð�����������������¶���������media2_crgctrl@e8900000�������#����hisilicon,hi3670-media2-crg�syscon�����������T����è������������������¶���������reset�������������hisilicon,hi3660-reset�����������Ð������������Ã������������f���'������serial@fdf02000�����������arm,pl011�arm,primecell����������T����ýð ������������������������J������������à��� ���²��� ��� ���������çuartclk�apb_pclk�������������ódefault��������������� ��������okay���������� ��HS-UART0����������serial@fdf00000�����������arm,pl011�arm,primecell����������T����ýð�������������������������K������������à��� ���ª��� ��� ���������çuartclk�apb_pclk���������� ��disabled����������serial@fdf03000�����������arm,pl011�arm,primecell����������T����ýð0������������������������L������������à��� ���®��� ��� ���������çuartclk�apb_pclk�������������ódefault�����������������������okay���������� ��LS-UART0����������serial@ffd74000�����������arm,pl011�arm,primecell����������T����ÿ×@������������������������r������������à��� ������ ��� ���������çuartclk�apb_pclk�������������ódefault��������������������� ��disabled����������serial@fdf01000�����������arm,pl011�arm,primecell����������T����ýð������������������������M������������à��� ���«��� ��� ���������çuartclk�apb_pclk�������������ódefault��������������������� ��disabled����������serial@fdf05000�����������arm,pl011�arm,primecell����������T����ýðP������������������������N������������à��� ���¯��� ��� ���������çuartclk�apb_pclk���������� ��disabled����������serial@fff32000�����������arm,pl011�arm,primecell����������T����ÿó ������������������������O������������à��� ������ ��� ���������çuartclk�apb_pclk�������������ódefault�����������������������okay���������� ��LS-UART1����������gpio@e8a0b000�������������arm,pl061�arm,primecell����������T����è °������������������������T��������������������(��������� ��4�����������������������������������Š���������n������������à��� ���}������ ���çapb_pclk����������K��@�TP901��GPIO_003_USB_HUB_RESET_N�NC�[AP_GPS_REF_CLK]�[I2C3_SCL]�[I2C3_SDA]��������gpio@e8a0c000�������������arm,pl061�arm,primecell����������T����è À������������������������U��������������������(�������������Š���������n������������à��� ���~������ ���çapb_pclk����������[��@[UART0_CTS]�[UART0_RTS]�[UART0_TXD]�[UART0_RXD]�[USER_LED5]�GPIO-I�[USER_LED3]�[USER_LED4]��������gpio@e8a0d000�������������arm,pl061�arm,primecell����������T����è Ð������������������������V��������������������(�����������4����������������������Š���������n������������à��� ��������� ���çapb_pclk����������^��@GPIO-G�[CSI0_MCLK]�[CSI1_MCLK]�GPIO_019_BT_ACTIVE�[I2C2_SCL]�[I2C2_SDA]�[I2C3_SCL]�[I2C3_SDA]���������gpio@e8a0e000�������������arm,pl061�arm,primecell����������T����è à������������������������W��������������������(��������� ��4���������� �������������������������Š���������n������������à��� ���€������ ���çapb_pclk����������[��@GPIO_024_WIFI_ACTIVE�GPIO_025_PERST_M.2�[I2C4_SCL]�[I2C4_SDA]�NC�GPIO-H�[USER_LED1]�GPIO-L��������gpio@e8a0f000�������������arm,pl061�arm,primecell����������T����è ð������������������������X��������������������(�����������4�����������������������Š���������n������������à��� ��������� ���çapb_pclk����������m��@GPIO-K�GPIO_033_PMU1_EN�GPIO_034_USBSW_SEL�[SD_DAT1]�[SD_DAT2]�[UART1_RXD]�[UART1_TXD]�[SOC_GPS_UART3_CTS_N]����������gpio@e8a10000�������������arm,pl061�arm,primecell����������T����è¡�������������������������Y��������������������(�����������4�����������������������Š���������n������������à��� ���‚������ ���çapb_pclk����������‘��@[SOC_GPS_UART3_RTS_N]�[SOC_GPS_UART3_RXD]�[SOC_GPS_UART3_TXD]�[SOC_BT_UART4_CTS_N]�[SOC_BT_UART4_RTS_N]�[SOC_BT_UART4_RXD]�[SOC_BT_UART4_TXD]�NC����������gpio@e8a11000�������������arm,pl061�arm,primecell����������T����è¡������������������������Z��������������������(�����������4���������"�������������Š���������n������������à��� ���ƒ������ ���çapb_pclk����������d��@NC�GPIO_049_USER_LED6�GPIO_050_CAN_RST�GPIO_051_WIFI_EN�GPIO-D�GPIO-J�GPIO_054_BT_EN�[GPIO_055_SEL]����������f���4������gpio@e8a12000�������������arm,pl061�arm,primecell����������T����è¡ ������������������������[��������������������(�����������4����������)�������������Š���������n������������à��� ���„������ ���çapb_pclk����������$��@[PCIE_PERST_L]�NC�NC�NC�NC�NC�NC�NC�������gpio@e8a13000�������������arm,pl061�arm,primecell����������T����è¡0������������������������\��������������������(�����������4����������1�������������Š���������n������������à��� ���…������ ���çapb_pclk������������@NC�NC�NC�NC�NC�NC�NC�NC�������gpio@e8a14000�������������arm,pl061�arm,primecell����������T����è¡@������������������������]��������������������(�����������4����������9�������������Š���������n������������à��� ���†������ ���çapb_pclk������������@NC�NC�NC�NC�NC�NC�NC�NC�������gpio@e8a15000�������������arm,pl061�arm,primecell����������T����è¡P������������������������^��������������������(�����������4����������A�������������Š���������n������������à��� ���‡������ ���çapb_pclk������������@NC�NC�NC�NC�NC�NC�NC�NC�������gpio@e8a16000�������������arm,pl061�arm,primecell����������T����è¡`������������������������_��������������������(�����������4����������I�������������Š���������n������������à��� ���ˆ������ ���çapb_pclk������������@NC�NC�NC�NC�NC�NC�NC�NC�������gpio@e8a17000�������������arm,pl061�arm,primecell����������T����è¡p������������������������`��������������������(�����������4����������Q�������������Š���������n������������à��� ���‰������ ���çapb_pclk���������� ��@NC����������������gpio@e8a18000�������������arm,pl061�arm,primecell����������T����è¡€������������������������a��������������������(�������������Š���������n������������à��� ���Š������ ���çapb_pclk������������@��������������gpio@e8a19000�������������arm,pl061�arm,primecell����������T����è¡������������������������b��������������������(�������������Š���������n������������à��� ���‹������ ���çapb_pclk������������@��������������gpio@e8a1a000�������������arm,pl061�arm,primecell����������T����è¡ ������������������������c��������������������(�������������Š���������n������������à��� ���Œ������ ���çapb_pclk������������@��������������gpio@e8a1b000�������������arm,pl061�arm,primecell����������T����è¡°������������������������d��������������������(�����������4������������������������Š���������n������������à��� ��������� ���çapb_pclk����������m��@[WL_SDIO_CLK]�[WL_SDIO_CMD]�[WL_SDIO_DATA0]�[WL_SDIO_DATA1]�[WL_SDIO_DATA2]�[WL_SDIO_DATA3]�[ETH_ISOLATE]�NC����������gpio@e8a1c000�������������arm,pl061�arm,primecell����������T����è¡À������������������������e��������������������(�����������4�����������������������Š���������n������������à��� ���Ž������ ���çapb_pclk������������@[MINI1CLK_EN]�NC��������������gpio@fff28000�������������arm,pl061�arm,primecell����������T����ÿò€������������������������f��������������������(�����������4���������*�������������Š���������n������������à������������ ���çapb_pclk����������n��@[SPI1_SCLK]�[SPI1_DIN]�[SPI1_DOUT]�[SPI1_CS]�[POWER_INT_N]�[CDMA_GPS_SYNC]�GPIO_150_PEX_INTA�GPIO_151_CAN_INT���������gpio@fff29000�������������arm,pl061�arm,primecell����������T����ÿò������������������������g��������������������(�����������4����������=�������������Š���������n������������à������������ ���çapb_pclk������������@��������������gpio@e8a1f000�������������arm,pl061�arm,primecell����������T����è¡ð������������������������h��������������������(�����������4������������������������Š���������n������������à��� ��������� ���çapb_pclk����������d��@[SD_CLK]�[SD_CMD]�[SD_DATA0]�[SD_DATA1]�[SD_DATA2]�[SD_DATA3]�GPIO_166_ETHCLK_EN�GPIO_167_USER_LED2�������gpio@e8a20000�������������arm,pl061�arm,primecell����������T����è¢�������������������������i��������������������(�����������4�����������������������Š���������n������������à��� ��������� ���çapb_pclk����������*��@GPIO_168_GPS_EN�GPIO-C�GPIO-E�GPIO-B��������������gpio@fff0b000�������������arm,pl061�arm,primecell����������T����ÿð°������������������������j��������������������(�����������4�����������������������Š���������n������������à������������ ���çapb_pclk����������g��@[PMU_PWR_HOLD]�GPIO_177_WL_WAKEUP_AP�[JTAG_TCK]�[JTAG_TMS]�[JTAG_TDI]�[JTAG_TMS]�GPIO_182_FATAL_ERR�NC�����������f���&������gpio@fff0c000�������������arm,pl061�arm,primecell����������T����ÿðÀ������������������������k��������������������(�����������4�����������������������Š���������n������������à������������ ���çapb_pclk����������m��@GPIO_184_JTAG_SEL�GPIO-F�[I2C0_SCL]�[I2C0_SDA]�[GPIO_188_I2C1_SCL]�[GPIO_189_I2C1_SDA]�[I2C1_SCL]�[I2C2_SDA]����������gpio@fff0d000�������������arm,pl061�arm,primecell����������T����ÿðÐ������������������������l��������������������(�����������4�����������������������Š���������n������������à������������ ���çapb_pclk����������<��@[SD_LED]�NC�[PCM_DI]�[PCM_DO]�[PCM_CLK]�[PCM_FS]��[I2S2_DO]�������gpio@fff0e000�������������arm,pl061�arm,primecell����������T����ÿðà������������������������m��������������������(�����������4�����������������������Š���������n������������à������������ ���çapb_pclk����������‹��@[I2S2_XCLK]�[I2S2_XFS]�GPIO_202_PERST_ETH�GPIO_203_PWRON_DET�GPIO_204_PMU1_IRQ_N�GPIO_205_SD_DET�GPIO_206_GPS_MOTION_INT�GPIO_207_HDMI_SEL�����������f���������gpio@fff0f000�������������arm,pl061�arm,primecell����������T����ÿðð������������������������n��������������������(�����������4�����������������������Š���������n������������à������������ ���çapb_pclk����������G��@GPIO-A�GPIO_209_VBUS_TYPEC�NC�NC�NC�[SPI0_SCLK]�[SPI0_DIN]�[SPI0_DOUT]��������gpio@fff10000�������������arm,pl061�arm,primecell����������T����ÿñ�������������������������o��������������������(�����������4����������������������Š���������n������������à������������ ���çapb_pclk����������|��@[SPI0_CS]�GPIO_217_HDMI_PD�GPIO_218_GPS_WAKEUP_AP�GPIO_219_M.2CLK_EN�GPIO_220_PERST_MINI�GPIO_221_CC_INT�[PCIE_CLKREQ_L]�NC�������gpio@fff1d000�������������arm,pl061�arm,primecell����������T����ÿñÐ��������������������������������������������(�����������4���������#�������������Š���������n������������à������������ ���çapb_pclk����������i��@[PMU0_INT]�[SPMI_DATA]�[SPMI_CLK]�[CAN_SPI_CLK]�[CAN_SPI_DI]�[CAN_SPI_DO]�[CAN_SPI_CS]�GPIO_231_HDMI_INT�������������f���3������ufs@ff3c0000����������#����hisilicon,hi3670-ufs�jedec,ufs-2.1�������� ���T����ÿ<�������������ÿ>������������������������������������������������à��� ������ ������������çref_clk�phy_clk���������P������������������������^������„�����������erst�������dwmmc1@ff37f000�������2����hisilicon,hi3670-dw-mshc�hisilicon,hi3660-dw-mshc������������T����ÿ7ð�����������������������������+��������������������‹������������à��� ���Ÿ��� ��� ���������çciu�biu����������Ÿ�0Ô���������^������”�����������ereset�����������q��������������È��������okay������������Ÿ������������©���������¶���������Ã���������Ð���������Þ���������ï���������ú���������������������������ódefault����������������������������� �����������!������dwmmc2@fc183000�������2����hisilicon,hi3670-dw-mshc�hisilicon,hi3660-dw-mshc������������T����ü0�����������������������������+��������������������Œ������������à��� ���¡��� ���•���������çciu�biu����������Ÿ�0Ô���������^������”�����������ereset��������������È��������okay������������Ÿ������������(���������6���������@���������ódefault������������"���#���$�����������%���wlcore@2���������� ����ti,wl1837������������T���������������&������������������������i2c@ffd71000��������������snps,designware-i2c����������T����ÿ×������������������������v������������������������+�������������Ÿ�€���������à���������������^���'��� ������������ódefault������������(���)������ ��disabled����������i2c@ffd72000��������������snps,designware-i2c����������T����ÿ× ������������������������w������������������������+�������������Ÿ�€���������à��������������^���'��� ������������ódefault������������*���+������ ��disabled����������i2c@ffd73000��������������snps,designware-i2c����������T����ÿ×0������������������������x������������������������+�������������Ÿ�€���������à��������������^���'��� ������������ódefault������������,���-������ ��disabled����������i2c@fdf0c000��������������snps,designware-i2c����������T����ýðÀ������������������������Q������������������������+�������������Ÿ�€���������à��� ���³��������^������x������������ódefault������������.���/������ ��disabled����������i2c@fdf0d000��������������snps,designware-i2c����������T����ýðÐ������������������������R������������������������+�������������Ÿ�€���������à��� ���´��������^������x������������ódefault������������0���1������ ��disabled����������gpio-range����������S������������f���2������pinmux@e896c000�����������pinctrl-single�����������T����è–À�������,��������t�����������ƒ�����������•��� ��������³�����������Ð���2�������R�������������f������uart0_pmx_func����������ê���T������X������������f���������uart2_pmx_func�������� ��ê������������������������������f���������uart3_pmx_func�������� ��ê���d������h������l������p������������f���������uart4_pmx_func�������� ��ê���t������x������|������€������������f���������uart6_pmx_func����������ê���\������`������������f���������i2c3_pmx_func�����������ê���������������������f���.������i2c4_pmx_func�����������ê���<������@������������f���0������cam0_rst_pmx_func�����������ê������������cam1_rst_pmx_func�����������ê���H����������cam0_pwd_n_pmx_func���������ê���˜����������cam1_pwd_n_pmx_func���������ê���D����������isp0_pmx_func�����������ê���������$������(���������isp1_pmx_func�����������ê���������,������0������������pinmux@fff11000�����������pinctrl-single�����������T����ÿñ�������<��������ƒ�����������t�����������•��� ��������³�����������Ð���2�������.�������������f������pwr_key_pmx_func������������ê���d����������pd_pmx_func���������ê���€����������i2s2_pmx_func��������� ��ê���P������T������X������\���������spi0_pmx_func��������� ��ê���”������˜������œ������ ���������spi2_pmx_func��������� ��ê��������������������������spi3_pmx_func��������� ��ê��,�����0�����4�����8���������i2c0_pmx_func�����������ê��� ������$������������f���(������i2c1_pmx_func�����������ê���(������,������������f���*������i2c2_pmx_func�����������ê���0������4������������f���,������pcie_clkreq_pmx_func������������ê���„���������gpio185_pmx_func������������ê������������gpio185_pmx_idle������������ê����������������pinmux@e896c800�����������pinconf-single�����������T����è–È�������,��������t�����������•��� ���uart0_cfg_func����������ê���X�������\������������þ��������������������������������������������6������ð���������f��� ������uart2_cfg_func�������� ��ê���������������������������������þ��������������������������������������������6������ð���������f���������uart3_cfg_func�������� ��ê���h�������l�������p�������t������������þ��������������������������������������������6������ð���������f���������uart4_cfg_func�������� ��ê���x�������|�������€�������„������������þ��������������������������������������������6������ð���������f���������uart6_cfg_func����������ê���`�������d������������þ��������������������������������������������6�������ð���������f���������i2c3_cfg_func�����������ê����������������������þ��������������������������������������������6������ð���������f���/������i2c4_cfg_func�����������ê���@�������D������������þ��������������������������������������������6������ð���������f���1������cam0_rst_cfg_func�����������ê��������������þ��������������������������������������������6������ð������cam1_rst_cfg_func�����������ê���L������������þ��������������������������������������������6������ð������cam0_pwd_n_cfg_func���������ê���œ������������þ��������������������������������������������6������ð������cam1_pwd_n_cfg_func���������ê���H������������þ��������������������������������������������6������ð������isp0_cfg_func�����������ê����������(�������,������������þ��������������������������������������������6������ð������isp1_cfg_func�����������ê��� �������0�������4������������þ��������������������������������������������6������ð���������pinmux@fc182000�����������pinctrl-single�����������T����ü ��������(��������ƒ�����������t�����������•��� ��������³�����������Ð���2������� �������������f������sdio_pmx_func���������0��ê����������������������������������������������f���"���������pinmux@fc182800�����������pinconf-single�����������T����ü(��������(��������t�����������•��� ���sdio_clk_cfg_func�����������ê����������������þ��������������������������������������������6���ð���ð���������f���#������sdio_cfg_func���������(��ê�������������������������������������������þ�������������������������������������������6���€���ð���������f���$���������pinmux@ff37e000�����������pinctrl-single�����������T����ÿ7à��������0��������ƒ�����������t�����������•��� ��������³�����������Ð���2��������������������f������sd_pmx_func�������0��ê����������������������������������������������f������������pinmux@ff37e800�����������pinconf-single�����������T����ÿ7è��������0��������t�����������•��� ���sd_clk_cfg_func���������ê����������������þ��������������������������������������������6���ð���ð���������f���������sd_cfg_func�������(��ê�������������������������������������������þ�������������������������������������������6���€���ð���������f������������pinmux@fff11800�����������pinconf-single�����������T����ÿñ�������<��������t�����������•��� ���pwr_key_cfg_func������������ê���������������þ�������������������������������������������6�������ð������usb_cfg_func������������ê���¬������������þ�������������������������������������������6�������ð������spi0_cfg_func�����������ê���È�������Ì�������Ð������������þ��������������������������������������������6��� ���ð������spi2_cfg_func�����������ê��������������������������þ��������������������������������������������6��� ���ð������spi3_cfg_func�����������ê��0������4������8������������þ��������������������������������������������6��� ���ð������spi0_clk_cfg_func�����������ê���Ä������������þ��������������������������������������������6���@���ð������spi2_clk_cfg_func�����������ê��������������þ��������������������������������������������6���@���ð������spi3_clk_cfg_func�����������ê��,������������þ��������������������������������������������6���@���ð������i2c0_cfg_func�����������ê���L�������P������������þ��������������������������������������������6������ð���������f���)������i2c1_cfg_func�����������ê���T�������X������������þ��������������������������������������������6������ð���������f���+������i2c2_cfg_func�����������ê���\�������`������������þ��������������������������������������������6������ð���������f���-������pcie_clkreq_cfg_func������������ê���°������������þ��������������������������������������������6��� ���ð������i2s2_cfg_func��������� ��ê���|�������€�������„�������ˆ������������þ�������������������������������������������6�������ð������gpio185_cfg_func������������ê���H������������þ��������������������������������������������6�������p��������T�������€������gpio185_cfg_idle������������ê���H������������þ�������������������������������������������6�������p��������T�������€������������spmi@fff24000���������#����hisilicon,kirin970-spmi-controller�����������������������+������������okay�������������T����ÿò@����������������m������pmic@0������������hisilicon,hi6421-spmi������������T�����������������n�������������Š�������� ���3�����������regulators�����ldo3������������„ldo3������������“�ã`��������«�„€���������Ã������ldo4������������„ldo4������������“�RH��������«�ýà���������Ã������ldo9������������„ldo9������������“�³ð��������«�2Z ���������Ã���������f���!������ldo15�����������„ldo15�����������“�w@��������«�-ÆÀ���������Õ������ldo16�����������„ldo16�����������“�w@��������«�-ÆÀ���������Ã���������f��� ������ldo17�����������„ldo17�����������“�&% ��������«�2Z ������ldo33�����������„ldo33�����������“�&% ��������«�2Z ������ldo34�����������„ldo34�����������“�'¬@��������«�2Z ���������������aliases���������é/soc/dwmmc1@ff37f000������������ï/soc/dwmmc2@fc183000������������õ/soc/serial@fdf02000������������ý/soc/serial@fdf00000������������/soc/serial@fdf03000������������ /soc/serial@ffd74000������������/soc/serial@fdf01000������������/soc/serial@fdf05000������������%/soc/serial@fff32000����������chosen����������-serial6:115200n8����������memory@0�������������Hmemory�����������T����������������������wlan-en-1-8v��������������regulator-fixed���������„wlan-en-regulator�����������“�w@��������«�w@��������9���4���������������>�p���������O���������f���%��������� compatible�interrupt-parent�#address-cells�#size-cells�model�method�cpu�device_type�reg�enable-method�phandle�#interrupt-cells�interrupts�interrupt-controller�clock-frequency�ranges�#clock-cells�#reset-cells�hisi,rst-syscon�clocks�clock-names�pinctrl-names�pinctrl-0�status�label�gpio-controller�#gpio-cells�gpio-ranges�gpio-line-names�freq-table-hz�resets�reset-names�hisilicon,peripheral-syscon�card-detect-delay�bus-width�sd-uhs-sdr12�sd-uhs-sdr25�sd-uhs-sdr50�sd-uhs-sdr104�cap-sd-highspeed�disable-wp�cd-inverted�cd-gpios�vmmc-supply�vqmmc-supply�non-removable�broken-cd�cap-power-off-card�#pinctrl-single,gpio-range-cells�#pinctrl-cells�#gpio-range-cells�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-single,gpio-range�pinctrl-single,pins�pinctrl-single,bias-pulldown�pinctrl-single,bias-pullup�pinctrl-single,drive-strength�pinctrl-single,slew-rate�hisilicon,spmi-channel�regulator-name�regulator-min-microvolt�regulator-max-microvolt�regulator-boot-on�regulator-always-on�mshc1�mshc2�serial0�serial1�serial2�serial3�serial4�serial5�serial6�stdout-path�gpio�startup-delay-us�enable-active-high�