Ð þí��üª���8��ó„���(������������ &��óL�����������������������������6����openpandora,omap3-pandora-600mhz�ti,omap3430�ti,omap3������������������������������������+������������7Pandora Handheld Console�������chosen��������aliases����������=/ocp@68000000/i2c@48070000�����������B/ocp@68000000/i2c@48072000�����������G/ocp@68000000/i2c@48060000�����������L/ocp@68000000/mmc@4809c000�����������Q/ocp@68000000/mmc@480b4000�����������V/ocp@68000000/mmc@480ad000�����������[/ocp@68000000/serial@4806a000������������c/ocp@68000000/serial@4806c000������������k/ocp@68000000/serial@49020000���������!���s/ocp@68000000/spi@48098000/lcd@1����������cpus�������������������������+�������cpu@0�������������arm,cortex-a8������������|cpu����������ˆ�������������Œ������������“cpu����������Ÿ�“à������(����èH�à˜�Ð�g8�¡ �O€�dp�`ð� 'À�™p���������¾������������pmu@54000000��������������arm,cortex-a8-pmu������������ˆT����€�����������Ê������������Õdebugss�������soc�����������ti,omap-infra������mpu������� ����ti,omap3-mpu�������������Õmpu�������iva������� ����ti,iva2.2������������Õiva����dsp������� ����ti,omap3-c64����������������ocp@68000000��������������ti,omap3-l3-smx�simple-bus�����������ˆh���������������Ê��� ��� ���������������������+�������������ß���������Õl3_main����l4@48000000�����������ti,omap3-l4-core�simple-bus����������������������+������������ß����H���������scm@2000��������������ti,omap3-scm�simple-bus����������ˆ�� ��� ����������������������+������������ß������ ��� ����pinmux@30��������� ����ti,omap3-padconf�pinctrl-single����������ˆ���0��8���������������������+�������������æ������������õ�������������������������������9��ÿ��������V���ã���pinmux_mmc1_pins����������0��^��������������������������������V���ó������pinmux_mmc2_pins����������P��^��(����*����,����.����0����2����4�����6�����8�����:����������V���ö������pinmux_dss_dpi_pins�������è��^���¤�������¦�������¨�������ª�������¬�������®�������°�������²�������´�������¶�������¸�������º�������¼�������¾�������À�������Â�������Ä�������Æ�������È�������Ê�������Ì�������Î�������Ð�������Ò�������Ô�������Ö�������Ø�������Ú������^�����������V��������pinmux_uart3_pins�����������^��n��A���p������������V���ä������pinmux_leds_pins���������� ��^��$�����&�����`�����b�����������V��������pinmux_button_pins��������ˆ��^���à�����â�����ä�����æ�����è�����ê�����ì�����î�����ð�����ò�����ô�����ö�����ø�����ú�����ü�����þ����¢����������V��������pinmux_penirq_pins����������^���Ü����������V���ì������pinmux_twl4030_pins���������^��°��A��������V���æ���������scm_conf@270��������������syscon�simple-bus������������ˆ��p��0���������������������+������������ß������p��0��������V������pbias_regulator@2b0�����������ti,pbias-omap3�ti,pbias-omap�������������ˆ��°�����������r������pbias_mmc_omap2430����������ypbias_mmc_omap2430����������ˆ�w@�������� �-ÆÀ��������V���ò���������clocks�����������������������+�������mcbsp5_mux_fck@68�����������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ���h��������V���������mcbsp5_fck����������¸��������������ti,composite-clock�����������Œ��������������V���ÿ������mcbsp1_mux_fck@4������������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ�����������V��� ������mcbsp1_fck����������¸��������������ti,composite-clock�����������Œ��� ��� ��������V���û������mcbsp2_mux_fck@4������������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ�����������V��� ������mcbsp2_fck����������¸��������������ti,composite-clock�����������Œ������ ��������V���ü������mcbsp3_mux_fck@68�����������¸��������������ti,composite-mux-clock�����������Œ���������������ˆ���h��������V���������mcbsp3_fck����������¸��������������ti,composite-clock�����������Œ��������������V���ý������mcbsp4_mux_fck@68�����������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ���h��������V���������mcbsp4_fck����������¸��������������ti,composite-clock�����������Œ��������������V���þ������������clockdomains����������pinmux@a00�������� ����ti,omap3-padconf�pinctrl-single����������ˆ�� ����\���������������������+�������������æ������������õ�������������������������������9��ÿ���pinmux_twl4030_vpins���������� ��^�����������������������������������V���ç���������������aes@480c5000���������� ����ti,omap3-aes�������������Õaes����������ˆHP����P���������Ê������������Ò������A������B��������×tx�rx���������prm@48306000���������� ����ti,omap3-prm�������������ˆH0`���@����������Ê������clocks�����������������������+�������virt_16_8m_ck�����������¸��������������fixed-clock���������á�Y���������V���������osc_sys_ck@d40����������¸���������� ����ti,mux-clock�������������Œ���������������������������ˆ�� @��������V���������sys_ck@1270���������¸��������������ti,divider-clock�������������Œ�����������Å�����������ñ������������ˆ��p���������ü��������V���������sys_clkout1@d70���������¸��������������ti,gate-clock������������Œ������������ˆ�� p��������Å���������dpll3_x2_ck���������¸��������������fixed-factor-clock�����������Œ�������������������������������dpll3_m2x2_ck�����������¸��������������fixed-factor-clock�����������Œ���������������������������������V���������dpll4_x2_ck���������¸��������������fixed-factor-clock�����������Œ�������������������������������corex2_fck����������¸��������������fixed-factor-clock�����������Œ���������������������������������V���������wkup_l4_ick���������¸��������������fixed-factor-clock�����������Œ���������������������������������V���N������corex2_d3_fck�����������¸��������������fixed-factor-clock�����������Œ���������������������������������V���…������corex2_d5_fck�����������¸��������������fixed-factor-clock�����������Œ���������������������������������V���†���������clockdomains�������������cm@48004000�����������ti,omap3-cm����������ˆH�@���@����clocks�����������������������+�������dummy_apb_pclk����������¸��������������fixed-clock���������á����������omap_32k_fck������������¸��������������fixed-clock���������á��€���������V���@������virt_12m_ck���������¸��������������fixed-clock���������á�·���������V���������virt_13m_ck���������¸��������������fixed-clock���������á�Æ]@��������V���������virt_19200000_ck������������¸��������������fixed-clock���������á$ø���������V���������virt_26000000_ck������������¸��������������fixed-clock���������ጺ€��������V���������virt_38_4m_ck�����������¸��������������fixed-clock���������áIð���������V���������dpll4_ck@d00������������¸��������������ti,omap3-dpll-per-clock����������Œ���������������ˆ�� ��� �� D�� 0��������V���������dpll4_m2_ck@d48���������¸��������������ti,divider-clock�������������Œ�����������ñ���?���������ˆ�� H���������ü��������V��� ������dpll4_m2x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ��� ������������������������������V���!������dpll4_m2x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���!��������Å������������ˆ�� ����������(��������V���"������omap_96m_alwon_fck����������¸��������������fixed-factor-clock�����������Œ���"������������������������������V���)������dpll3_ck@d00������������¸��������������ti,omap3-dpll-core-clock�������������Œ���������������ˆ�� ��� �� @�� 0��������V���������dpll3_m3_ck@1140������������¸��������������ti,divider-clock�������������Œ�����������Å�����������ñ������������ˆ��@���������ü��������V���#������dpll3_m3x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ���#������������������������������V���$������dpll3_m3x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���$��������Å������������ˆ�� ����������(��������V���%������emu_core_alwon_ck�����������¸��������������fixed-factor-clock�����������Œ���%������������������������������V���b������sys_altclk����������¸��������������fixed-clock���������á������������V���.������mcbsp_clks����������¸��������������fixed-clock���������á������������V���������dpll3_m2_ck@d40���������¸��������������ti,divider-clock�������������Œ�����������Å�����������ñ������������ˆ�� @���������ü��������V���������core_ck���������¸��������������fixed-factor-clock�����������Œ���������������������������������V���&������dpll1_fck@940�����������¸��������������ti,divider-clock�������������Œ���&��������Å�����������ñ������������ˆ�� @���������ü��������V���'������dpll1_ck@904������������¸��������������ti,omap3-dpll-clock����������Œ������'���������ˆ�� �� $�� @�� 4��������V���������dpll1_x2_ck���������¸��������������fixed-factor-clock�����������Œ���������������������������������V���(������dpll1_x2m2_ck@944�����������¸��������������ti,divider-clock�������������Œ���(��������ñ������������ˆ�� D���������ü��������V���<������cm_96m_fck����������¸��������������fixed-factor-clock�����������Œ���)������������������������������V���*������omap_96m_fck@d40������������¸���������� ����ti,mux-clock�������������Œ���*�����������Å������������ˆ�� @��������V���E������dpll4_m3_ck@e40���������¸��������������ti,divider-clock�������������Œ�����������Å�����������ñ��� ���������ˆ��@���������ü��������V���+������dpll4_m3x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ���+������������������������������V���,������dpll4_m3x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���,��������Å������������ˆ�� ����������(��������V���-������omap_54m_fck@d40������������¸���������� ����ti,mux-clock�������������Œ���-���.��������Å������������ˆ�� @��������V���8������cm_96m_d2_fck�����������¸��������������fixed-factor-clock�����������Œ���*������������������������������V���/������omap_48m_fck@d40������������¸���������� ����ti,mux-clock�������������Œ���/���.��������Å������������ˆ�� @��������V���0������omap_12m_fck������������¸��������������fixed-factor-clock�����������Œ���0������������������������������V���G������dpll4_m4_ck@e40���������¸��������������ti,divider-clock�������������Œ�����������ñ��� ���������ˆ��@���������ü��������V���1������dpll4_m4x2_mul_ck�����������¸��������������ti,fixed-factor-clock������������Œ���1��������>�����������L������������Y��������V���2������dpll4_m4x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���2��������Å������������ˆ�� ����������(���������Y��������V���‰������dpll4_m5_ck@f40���������¸��������������ti,divider-clock�������������Œ�����������ñ���?���������ˆ��@���������ü��������V���3������dpll4_m5x2_mul_ck�����������¸��������������ti,fixed-factor-clock������������Œ���3��������>�����������L������������Y��������V���4������dpll4_m5x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���4��������Å������������ˆ�� ����������(���������Y��������V���j������dpll4_m6_ck@1140������������¸��������������ti,divider-clock�������������Œ�����������Å�����������ñ���?���������ˆ��@���������ü��������V���5������dpll4_m6x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ���5������������������������������V���6������dpll4_m6x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���6��������Å������������ˆ�� ����������(��������V���7������emu_per_alwon_ck������������¸��������������fixed-factor-clock�����������Œ���7������������������������������V���c������clkout2_src_gate_ck@d70���������¸���������� ����ti,composite-no-wait-gate-clock����������Œ���&��������Å������������ˆ�� p��������V���9������clkout2_src_mux_ck@d70����������¸��������������ti,composite-mux-clock�����������Œ���&������*���8���������ˆ�� p��������V���:������clkout2_src_ck����������¸��������������ti,composite-clock�����������Œ���9���:��������V���;������sys_clkout2@d70���������¸��������������ti,divider-clock�������������Œ���;��������Å�����������ñ���@���������ˆ�� p���������l������mpu_ck����������¸��������������fixed-factor-clock�����������Œ���<������������������������������V���=������arm_fck@924���������¸��������������ti,divider-clock�������������Œ���=���������ˆ�� $��������ñ���������emu_mpu_alwon_ck������������¸��������������fixed-factor-clock�����������Œ���=������������������������������V���d������l3_ick@a40����������¸��������������ti,divider-clock�������������Œ���&��������ñ������������ˆ�� @���������ü��������V���>������l4_ick@a40����������¸��������������ti,divider-clock�������������Œ���>��������Å�����������ñ������������ˆ�� @���������ü��������V���?������rm_ick@c40����������¸��������������ti,divider-clock�������������Œ���?��������Å�����������ñ������������ˆ��@���������ü������gpt10_gate_fck@a00����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�� ���������V���A������gpt10_mux_fck@a40�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ�� @��������V���B������gpt10_fck�����������¸��������������ti,composite-clock�����������Œ���A���B������gpt11_gate_fck@a00����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�� ���������V���C������gpt11_mux_fck@a40�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ�� @��������V���D������gpt11_fck�����������¸��������������ti,composite-clock�����������Œ���C���D������core_96m_fck������������¸��������������fixed-factor-clock�����������Œ���E������������������������������V���������mmchs2_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������Å�����������V���´������mmchs1_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������Å�����������V���µ������i2c3_fck@a00������������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������Å�����������V���¶������i2c2_fck@a00������������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������Å�����������V���·������i2c1_fck@a00������������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������Å�����������V���¸������mcbsp5_gate_fck@a00���������¸��������������ti,composite-gate-clock����������Œ�����������Å��� ���������ˆ�� ���������V���������mcbsp1_gate_fck@a00���������¸��������������ti,composite-gate-clock����������Œ�����������Å��� ���������ˆ�� ���������V��� ������core_48m_fck������������¸��������������fixed-factor-clock�����������Œ���0������������������������������V���F������mcspi4_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ�� ���������Å�����������V���¹������mcspi3_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ�� ���������Å�����������V���º������mcspi2_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ�� ���������Å�����������V���»������mcspi1_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ�� ���������Å�����������V���¼������uart2_fck@a00�����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ�� ���������Å�����������V���½������uart1_fck@a00�����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ�� ���������Å��� ��������V���¾������core_12m_fck������������¸��������������fixed-factor-clock�����������Œ���G������������������������������V���H������hdq_fck@a00���������¸��������������ti,wait-gate-clock�����������Œ���H���������ˆ�� ���������Å�����������V���¿������core_l3_ick���������¸��������������fixed-factor-clock�����������Œ���>������������������������������V���I������sdrc_ick@a10������������¸��������������ti,wait-gate-clock�����������Œ���I���������ˆ�� ��������Å�����������V���Š������gpmc_fck������������¸��������������fixed-factor-clock�����������Œ���I����������������������������core_l4_ick���������¸��������������fixed-factor-clock�����������Œ���?������������������������������V���J������mmchs2_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���À������mmchs1_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Á������hdq_ick@a10���������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Â������mcspi4_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Ã������mcspi3_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Ä������mcspi2_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Å������mcspi1_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Æ������i2c3_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Ç������i2c2_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���È������i2c1_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���É������uart2_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Ê������uart1_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å��� ��������V���Ë������gpt11_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Ì������gpt10_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Í������mcbsp5_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å��� ��������V���Î������mcbsp1_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å��� ��������V���Ï������omapctrl_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Ð������dss_tv_fck@e00����������¸��������������ti,gate-clock������������Œ���8���������ˆ�����������Å�����������V���¯������dss_96m_fck@e00���������¸��������������ti,gate-clock������������Œ���E���������ˆ�����������Å�����������V���°������dss2_alwon_fck@e00����������¸��������������ti,gate-clock������������Œ������������ˆ�����������Å�����������V���±������dummy_ck������������¸��������������fixed-clock���������á����������gpt1_gate_fck@c00�����������¸��������������ti,composite-gate-clock����������Œ�����������Å�������������ˆ�����������V���K������gpt1_mux_fck@c40������������¸��������������ti,composite-mux-clock�����������Œ���@������������ˆ��@��������V���L������gpt1_fck������������¸��������������ti,composite-clock�����������Œ���K���L������aes2_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J��������Å������������ˆ�� ��������V���Ñ������wkup_32k_fck������������¸��������������fixed-factor-clock�����������Œ���@������������������������������V���M������gpio1_dbck@c00����������¸��������������ti,gate-clock������������Œ���M���������ˆ�����������Å�����������V���¦������sha12_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Ò������wdt2_fck@c00������������¸��������������ti,wait-gate-clock�����������Œ���M���������ˆ�����������Å�����������V���§������wdt2_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������V���¨������wdt1_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������V���©������gpio1_ick@c10�����������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������V���ª������omap_32ksync_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������V���«������gpt12_ick@c10�����������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������V���¬������gpt1_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å������������V���������per_96m_fck���������¸��������������fixed-factor-clock�����������Œ���)������������������������������V���������per_48m_fck���������¸��������������fixed-factor-clock�����������Œ���0������������������������������V���O������uart3_fck@1000����������¸��������������ti,wait-gate-clock�����������Œ���O���������ˆ�����������Å�����������V���Œ������gpt2_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���P������gpt2_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@������������ˆ��@��������V���Q������gpt2_fck������������¸��������������ti,composite-clock�����������Œ���P���Q������gpt3_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���R������gpt3_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���S������gpt3_fck������������¸��������������ti,composite-clock�����������Œ���R���S������gpt4_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���T������gpt4_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���U������gpt4_fck������������¸��������������ti,composite-clock�����������Œ���T���U������gpt5_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���V������gpt5_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���W������gpt5_fck������������¸��������������ti,composite-clock�����������Œ���V���W������gpt6_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���X������gpt6_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���Y������gpt6_fck������������¸��������������ti,composite-clock�����������Œ���X���Y������gpt7_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���Z������gpt7_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���[������gpt7_fck������������¸��������������ti,composite-clock�����������Œ���Z���[������gpt8_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å��� ���������ˆ�����������V���\������gpt8_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���]������gpt8_fck������������¸��������������ti,composite-clock�����������Œ���\���]������gpt9_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å��� ���������ˆ�����������V���^������gpt9_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������V���_������gpt9_fck������������¸��������������ti,composite-clock�����������Œ���^���_������per_32k_alwon_fck�����������¸��������������fixed-factor-clock�����������Œ���@������������������������������V���`������gpio6_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������V���������gpio5_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������V���Ž������gpio4_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������V���������gpio3_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������V���������gpio2_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å��� ��������V���‘������wdt3_fck@1000�����������¸��������������ti,wait-gate-clock�����������Œ���`���������ˆ�����������Å�����������V���’������per_l4_ick����������¸��������������fixed-factor-clock�����������Œ���?������������������������������V���a������gpio6_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���“������gpio5_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���”������gpio4_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���•������gpio3_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���–������gpio2_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å��� ��������V���—������wdt3_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���˜������uart3_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���™������uart4_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���š������gpt9_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å��� ��������V���›������gpt8_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å��� ��������V���œ������gpt7_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���������gpt6_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���ž������gpt5_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���Ÿ������gpt4_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V��� ������gpt3_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���¡������gpt2_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���¢������mcbsp2_ick@1010���������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å������������V���£������mcbsp3_ick@1010���������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���¤������mcbsp4_ick@1010���������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������V���¥������mcbsp2_gate_fck@1000������������¸��������������ti,composite-gate-clock����������Œ�����������Å�������������ˆ�����������V���������mcbsp3_gate_fck@1000������������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���������mcbsp4_gate_fck@1000������������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������V���������emu_src_mux_ck@1140���������¸���������� ����ti,mux-clock�������������Œ������b���c���d���������ˆ��@��������V���e������emu_src_ck����������¸��������������ti,clkdm-gate-clock����������Œ���e��������V���f������pclk_fck@1140�����������¸��������������ti,divider-clock�������������Œ���f��������Å�����������ñ������������ˆ��@���������ü������pclkx2_fck@1140���������¸��������������ti,divider-clock�������������Œ���f��������Å�����������ñ������������ˆ��@���������ü������atclk_fck@1140����������¸��������������ti,divider-clock�������������Œ���f��������Å�����������ñ������������ˆ��@���������ü������traceclk_src_fck@1140�����������¸���������� ����ti,mux-clock�������������Œ������b���c���d��������Å������������ˆ��@��������V���g������traceclk_fck@1140�����������¸��������������ti,divider-clock�������������Œ���g��������Å�����������ñ������������ˆ��@���������ü������secure_32k_fck����������¸��������������fixed-clock���������á��€���������V���h������gpt12_fck�����������¸��������������fixed-factor-clock�����������Œ���h����������������������������wdt1_fck������������¸��������������fixed-factor-clock�����������Œ���h����������������������������security_l4_ick2������������¸��������������fixed-factor-clock�����������Œ���?������������������������������V���i������aes1_ick@a14������������¸��������������ti,omap3-interface-clock�������������Œ���i��������Å������������ˆ�� ������rng_ick@a14���������¸��������������ti,omap3-interface-clock�������������Œ���i���������ˆ�� ��������Å���������sha11_ick@a14�����������¸��������������ti,omap3-interface-clock�������������Œ���i���������ˆ�� ��������Å���������des1_ick@a14������������¸��������������ti,omap3-interface-clock�������������Œ���i���������ˆ�� ��������Å����������cam_mclk@f00������������¸��������������ti,gate-clock������������Œ���j��������Å�������������ˆ������������Y������cam_ick@f10���������¸����������!����ti,omap3-no-wait-interface-clock�������������Œ���?���������ˆ����������Å������������V���Ù������csi2_96m_fck@f00������������¸��������������ti,gate-clock������������Œ������������ˆ�����������Å�����������V���Ú������security_l3_ick���������¸��������������fixed-factor-clock�����������Œ���>������������������������������V���k������pka_ick@a14���������¸��������������ti,omap3-interface-clock�������������Œ���k���������ˆ�� ��������Å���������icr_ick@a10���������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å���������des2_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å���������mspro_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å���������mailboxes_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å���������ssi_l4_ick����������¸��������������fixed-factor-clock�����������Œ���?������������������������������V���r������sr1_fck@c00���������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�����������Å�����������V��������sr2_fck@c00���������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�����������Å�����������V�� ������sr_l4_ick�����������¸��������������fixed-factor-clock�����������Œ���?����������������������������dpll2_fck@40������������¸��������������ti,divider-clock�������������Œ���&��������Å�����������ñ������������ˆ���@���������ü��������V���l������dpll2_ck@4����������¸��������������ti,omap3-dpll-clock����������Œ������l���������ˆ������$���@���4���������‚���������”���������œ��������V���m������dpll2_m2_ck@44����������¸��������������ti,divider-clock�������������Œ���m��������ñ������������ˆ���D���������ü��������V���n������iva2_ck@0�����������¸��������������ti,wait-gate-clock�����������Œ���n���������ˆ������������Å������������V���Û������modem_fck@a00�����������¸��������������ti,omap3-interface-clock�������������Œ������������ˆ�� ���������Å�����������V���Ü������sad2d_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���>���������ˆ�� ��������Å�����������V���Ý������mad2d_ick@a18�����������¸��������������ti,omap3-interface-clock�������������Œ���>���������ˆ�� ��������Å�����������V���Þ������mspro_fck@a00�����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������Å���������ssi_ssr_gate_fck_3430es2@a00������������¸���������� ����ti,composite-no-wait-gate-clock����������Œ�����������Å�������������ˆ�� ���������V���o������ssi_ssr_div_fck_3430es2@a40���������¸��������������ti,composite-divider-clock�����������Œ�����������Å������������ˆ�� @������$��°��������������������������������������V���p������ssi_ssr_fck_3430es2���������¸��������������ti,composite-clock�����������Œ���o���p��������V���q������ssi_sst_fck_3430es2���������¸��������������fixed-factor-clock�����������Œ���q������������������������������V��������hsotgusb_ick_3430es2@a10������������¸����������"����ti,omap3-hsotgusb-interface-clock������������Œ���I���������ˆ�� ��������Å�����������V���‹������ssi_ick_3430es2@a10���������¸��������������ti,omap3-ssi-interface-clock�������������Œ���r���������ˆ�� ��������Å������������V�� ������usim_gate_fck@c00�����������¸��������������ti,composite-gate-clock����������Œ���E��������Å��� ���������ˆ�����������V���}������sys_d2_ck�����������¸��������������fixed-factor-clock�����������Œ���������������������������������V���t������omap_96m_d2_fck���������¸��������������fixed-factor-clock�����������Œ���E������������������������������V���u������omap_96m_d4_fck���������¸��������������fixed-factor-clock�����������Œ���E������������������������������V���v������omap_96m_d8_fck���������¸��������������fixed-factor-clock�����������Œ���E������������������������������V���w������omap_96m_d10_fck������������¸��������������fixed-factor-clock�����������Œ���E���������������������� ��������V���x������dpll5_m2_d4_ck����������¸��������������fixed-factor-clock�����������Œ���s������������������������������V���y������dpll5_m2_d8_ck����������¸��������������fixed-factor-clock�����������Œ���s������������������������������V���z������dpll5_m2_d16_ck���������¸��������������fixed-factor-clock�����������Œ���s������������������������������V���{������dpll5_m2_d20_ck���������¸��������������fixed-factor-clock�����������Œ���s������������������������������V���|������usim_mux_fck@c40������������¸��������������ti,composite-mux-clock��������(���Œ������t���u���v���w���x���y���z���{���|��������Å������������ˆ��@���������ü��������V���~������usim_fck������������¸��������������ti,composite-clock�����������Œ���}���~������usim_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å��� ��������V���®������dpll5_ck@d04������������¸��������������ti,omap3-dpll-clock����������Œ���������������ˆ�� �� $�� L�� 4���������‚���������”��������V���������dpll5_m2_ck@d50���������¸��������������ti,divider-clock�������������Œ�����������ñ������������ˆ�� P���������ü��������V���s������sgx_gate_fck@b00������������¸��������������ti,composite-gate-clock����������Œ���&��������Å������������ˆ�����������V���‡������core_d3_ck����������¸��������������fixed-factor-clock�����������Œ���&������������������������������V���€������core_d4_ck����������¸��������������fixed-factor-clock�����������Œ���&������������������������������V���������core_d6_ck����������¸��������������fixed-factor-clock�����������Œ���&������������������������������V���‚������omap_192m_alwon_fck���������¸��������������fixed-factor-clock�����������Œ���"������������������������������V���ƒ������core_d2_ck����������¸��������������fixed-factor-clock�����������Œ���&������������������������������V���„������sgx_mux_fck@b40���������¸��������������ti,composite-mux-clock�������� ���Œ���€������‚���*���ƒ���„���…���†���������ˆ��@��������V���ˆ������sgx_fck���������¸��������������ti,composite-clock�����������Œ���‡���ˆ������sgx_ick@b10���������¸��������������ti,wait-gate-clock�����������Œ���>���������ˆ����������Å������������V���ß������cpefuse_fck@a08���������¸��������������ti,gate-clock������������Œ������������ˆ�� ��������Å������������V���Ó������ts_fck@a08����������¸��������������ti,gate-clock������������Œ���@���������ˆ�� ��������Å�����������V���Ô������usbtll_fck@a08����������¸��������������ti,wait-gate-clock�����������Œ���s���������ˆ�� ��������Å�����������V���Õ������usbtll_ick@a18����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���Ö������mmchs3_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ�� ��������Å�����������V���×������mmchs3_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������Å�����������V���Ø������dss1_alwon_fck_3430es2@e00����������¸��������������ti,dss-gate-clock������������Œ���‰��������Å�������������ˆ������������Y��������V���²������dss_ick_3430es2@e10���������¸��������������ti,omap3-dss-interface-clock�������������Œ���?���������ˆ����������Å������������V���³������usbhost_120m_fck@1400�����������¸��������������ti,gate-clock������������Œ���s���������ˆ�����������Å�����������V���à������usbhost_48m_fck@1400������������¸��������������ti,dss-gate-clock������������Œ���0���������ˆ�����������Å������������V���á������usbhost_ick@1410������������¸��������������ti,omap3-dss-interface-clock�������������Œ���?���������ˆ����������Å������������V���â���������clockdomains�������core_l3_clkdm�������������ti,clockdomain�����������Œ���Š���‹������dpll3_clkdm�����������ti,clockdomain�����������Œ���������dpll1_clkdm�����������ti,clockdomain�����������Œ���������per_clkdm�������������ti,clockdomain��������h���Œ���Œ������Ž���������‘���’���“���”���•���–���—���˜���™���š���›���œ������ž���Ÿ��� ���¡���¢���£���¤���¥������emu_clkdm�������������ti,clockdomain�����������Œ���f������dpll4_clkdm�����������ti,clockdomain�����������Œ���������wkup_clkdm������������ti,clockdomain��������$���Œ���¦���§���¨���©���ª���«���¬������®������dss_clkdm�������������ti,clockdomain�����������Œ���¯���°���±���²���³������core_l4_clkdm�������������ti,clockdomain��������”���Œ���´���µ���¶���·���¸���¹���º���»���¼���½���¾���¿���À���Á���Â���Ã���Ä���Å���Æ���Ç���È���É���Ê���Ë���Ì���Í���Î���Ï���Ð���Ñ���Ò���Ó���Ô���Õ���Ö���×���Ø������cam_clkdm�������������ti,clockdomain�����������Œ���Ù���Ú������iva2_clkdm������������ti,clockdomain�����������Œ���Û������dpll2_clkdm�����������ti,clockdomain�����������Œ���m������d2d_clkdm�������������ti,clockdomain�����������Œ���Ü���Ý���Þ������dpll5_clkdm�����������ti,clockdomain�����������Œ���������sgx_clkdm�������������ti,clockdomain�����������Œ���ß������usbhost_clkdm�������������ti,clockdomain�����������Œ���à���á���â������������counter@48320000��������������ti,omap-counter32k�����������ˆH2����� ���������Õcounter_32k�������interrupt-controller@48200000�������������ti,omap3-intc���������������������õ������������ˆH �������������V���������dma-controller@48056000�������"����ti,omap3630-sdma�ti,omap3430-sdma������������ˆH`�������������Ê������ ��������������¼�����������Ç��� ��������Ô���`���������Õdma���������V���������gpio@48310000�������������ti,omap3-gpio������������ˆH1��������������Ê������������Õgpio1������������á���������ó�����������������������������õ�����������V���ú������gpio@49050000�������������ti,omap3-gpio������������ˆI��������������Ê������������Õgpio2������������ó�����������������������������õ���������gpio@49052000�������������ti,omap3-gpio������������ˆI �������������Ê������������Õgpio3������������ó�����������������������������õ�����������V���í������gpio@49054000�������������ti,omap3-gpio������������ˆI@�������������Ê��� ���������Õgpio4������������ó�����������������������������õ�����������V��������gpio@49056000�������������ti,omap3-gpio������������ˆI`�������������Ê���!���������Õgpio5������������ó�����������������������������õ�����������V���ï������gpio@49058000�������������ti,omap3-gpio������������ˆI€�������������Ê���"���������Õgpio6������������ó�����������������������������õ�����������V��������serial@4806a000�����������ti,omap3-uart������������ˆH ��� ���������������H��������Ò������1������2��������×tx�rx������������Õuart1�����������áÜl�������serial@4806c000�����������ti,omap3-uart������������ˆHÀ������������������I��������Ò������3������4��������×tx�rx������������Õuart2�����������áÜl�������serial@49020000�����������ti,omap3-uart������������ˆI�������������������J���ã��n��������Ò������5������6��������×tx�rx������������Õuart3�����������áÜl���������#default���������1���ä������i2c@48070000���������� ����ti,omap3-i2c�������������ˆH�����€���������Ê���8��������Ò��������������������×tx�rx������������������������+�������������Õi2c1������������á�'¬@���twl@48�����������ˆ���H���������Ê������������������������Œ���å���������“fck�����������ti,twl4030��������������������õ�����������#default���������1���æ���ç���power�������������ti,twl4030-power-reset�����������;������audio�������������ti,twl4030-audio�������codec�����������K������������rtc�����������ti,twl4030-rtc�����������Ê���������bci�����������ti,twl4030-bci�����������Ê��� �����������_���è��������m���é�����������yvac���������Š�0Ô���������–���–������watchdog��������������ti,twl4030-wdt��������regulator-vaux1�����������ti,twl4030-vaux1������������ˆ�-ÆÀ�������� �-ÆÀ��������V���ð������regulator-vaux2�����������ti,twl4030-vaux2������������ˆ�w@�������� �w@��������V��������regulator-vaux3�����������ti,twl4030-vaux3������������ˆ�*¹€�������� �*¹€������regulator-vaux4�����������ti,twl4030-vaux4������������ˆ�*¹€�������� �*¹€��������V���î������regulator-vdd1������������ti,twl4030-vdd1���������ˆ� 'À�������� � ��������V���������regulator-vdac������������ti,twl4030-vdac���������ˆ�w@�������� �w@��������V��������regulator-vio�������������ti,twl4030-vio��������regulator-vintana1������������ti,twl4030-vintana1�������regulator-vintana2������������ti,twl4030-vintana2�������regulator-vintdig�������������ti,twl4030-vintdig��������regulator-vmmc1�����������ti,twl4030-vmmc1������������ˆ�:�������� �0°��������V���ô������regulator-vmmc2�����������ti,twl4030-vmmc2������������ˆ�:�������� �0°��������V���÷������regulator-vusb1v5�������������ti,twl4030-vusb1v5����������V���ê������regulator-vusb1v8�������������ti,twl4030-vusb1v8����������V���ë������regulator-vusb3v1�������������ti,twl4030-vusb3v1����������V���è������regulator-vpll1�����������ti,twl4030-vpll1����������regulator-vpll2�����������ti,twl4030-vpll2������������ˆ�w@�������� �w@��������V��������regulator-vsim������������ti,twl4030-vsim���������ˆ�*¹€�������� �*¹€���������¡������gpio��������������ti,twl4030-gpio����������ó�����������������������������õ�����������V���õ������twl4030-usb�����������ti,twl4030-usb�����������Ê��� �����������µ���ê��������Ã���ë��������Ñ���è��������ß�����������è������������V��������pwm�����������ti,twl4030-pwm����������ó���������pwmled������������ti,twl4030-pwmled�����������ó���������pwrbutton�������������ti,twl4030-pwrbutton�������������Ê���������keypad������������ti,twl4030-keypad������������Ê�����������þ��������������������¬��!��� �� ����$��1��2�����#�0�9�����"�/Ð�����!�.����� �-��%����,��&���������*�������madc��������������ti,twl4030-madc����������Ê�����������.�����������V���é������������i2c@48072000���������� ����ti,omap3-i2c�������������ˆH ����€���������Ê���9��������Ò��������������������×tx�rx������������������������+�������������Õi2c2������������á�† ������i2c@48060000���������� ����ti,omap3-i2c�������������ˆH�����€���������Ê���=��������Ò��������������������×tx�rx������������������������+�������������Õi2c3������������á�† ���bq27500@55������������ti,bq27500�����������ˆ���U���������mailbox@48094000��������������ti,omap3-mailbox�������������Õmailbox����������ˆH @�������������Ê�����������@�����������L�����������^������dsp���������p��������������������{��������������������spi@48098000��������������ti,omap2-mcspi�����������ˆH €�������������Ê���A���������������������+�������������Õmcspi1����������†���������@��Ò������#������$������%������&������'������(������)������*������ ��×tx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3����tsc2046@0������������ˆ��������������ti,tsc2046����������”�B@��������#default���������1���ì������������í���������Ê���������������¦���í���������������³���î��������¾������������Ç@����������Ð������������ÙÀ����������â�(����������ò�ÿ�����������������lcd@1������������ˆ�������������tpo,td043mtea1����������”�† ��������������������������"lcd���������(���ï��������������³���ð���port�������endpoint������������4���ñ��������V�����������������spi@4809a000��������������ti,omap2-mcspi�����������ˆH �������������Ê���B���������������������+�������������Õmcspi2����������†��������� ��Ò������+������,������-������.��������×tx0�rx0�tx1�rx1�������spi@480b8000��������������ti,omap2-mcspi�����������ˆH€�������������Ê���[���������������������+�������������Õmcspi3����������†��������� ��Ò��������������������������������×tx0�rx0�tx1�rx1�������spi@480ba000��������������ti,omap2-mcspi�����������ˆH �������������Ê���0���������������������+�������������Õmcspi4����������†�����������Ò������F������G��������×tx0�rx0�������1w@480b2000�����������ti,omap3-1w����������ˆH �������������Ê���:���������Õhdq1w���������mmc@4809c000��������������ti,omap3-hsmmc�����������ˆH À�������������Ê���S���������Õmmc1�������������D��������Ò������=������>��������×tx�rx�����������Q���ò��������#default���������1���ó��������^���ô��������j�����������t���õ�������������mmc@480b4000��������������ti,omap3-hsmmc�����������ˆH@�������������Ê���V���������Õmmc2������������Ò������/������0��������×tx�rx�����������#default���������1���ö��������^���÷��������j�����������t���õ������������mmc@480ad000��������������ti,omap3-hsmmc�����������ˆH Ð�������������Ê���^���������Õmmc3������������Ò������M������N��������×tx�rx�����������^���ø��������j������������}���������‹���������œ��������#default���������1���ù���������������������+�������wifi@1�������� ����ti,wl1251������������ˆ���������������ú���������Ê���������������¯���������mmu@480bd400������������Ä��������������ti,omap2-iommu�����������ˆHÔ����€���������Ê������������Õmmu_isp���������Ñ�����������V��������mmu@5d000000������������Ä��������������ti,omap2-iommu�����������ˆ]������€���������Ê������������Õmmu_iva������� ��ádisabled����������wdt@48314000���������� ����ti,omap3-wdt�������������ˆH1@����€������ ���Õwd_timer2���������mcbsp@48074000������������ti,omap3-mcbsp�����������ˆH@����ÿ��������èmpu����������Ê������;���<������ ��òcommon�tx�rx���������������€���������Õmcbsp1����������Ò������������ ��������×tx�rx������������Œ���û���������“fck������� ��ádisabled����������mcbsp@49022000������������ti,omap3-mcbsp�����������ˆI ����ÿI€����ÿ������ ��èmpu�sidetone�������������Ê������>���?�����������òcommon�tx�rx�sidetone�����������������������Õmcbsp2�mcbsp2_sidetone����������Ò������!������"��������×tx�rx������������Œ���ü���£���������“fck�ick������� ��ádisabled����������mcbsp@49024000������������ti,omap3-mcbsp�����������ˆI@����ÿI ����ÿ������ ��èmpu�sidetone�������������Ê������Y���Z�����������òcommon�tx�rx�sidetone��������������€���������Õmcbsp3�mcbsp3_sidetone����������Ò��������������������×tx�rx������������Œ���ý���¤���������“fck�ick������� ��ádisabled����������mcbsp@49026000������������ti,omap3-mcbsp�����������ˆI`����ÿ��������èmpu����������Ê������6���7������ ��òcommon�tx�rx���������������€���������Õmcbsp4����������Ò��������������������×tx�rx������������Œ���þ���������“fck������������������� ��ádisabled����������mcbsp@48096000������������ti,omap3-mcbsp�����������ˆH `����ÿ��������èmpu����������Ê������Q���R������ ��òcommon�tx�rx���������������€���������Õmcbsp5����������Ò��������������������×tx�rx������������Œ���ÿ���������“fck������� ��ádisabled����������sham@480c3000�������������ti,omap3-sham������������Õsham�������������ˆH0����d���������Ê���1��������Ò������E��������×rx��������timer@48318000������������ti,omap3430-timer������������ˆH1€�������������Ê���%���������Õtimer1�����������"������timer@49032000������������ti,omap3430-timer������������ˆI �������������Ê���&���������Õtimer2��������timer@49034000������������ti,omap3430-timer������������ˆI@�������������Ê���'���������Õtimer3��������timer@49036000������������ti,omap3430-timer������������ˆI`�������������Ê���(���������Õtimer4��������timer@49038000������������ti,omap3430-timer������������ˆI€�������������Ê���)���������Õtimer5�����������1������timer@4903a000������������ti,omap3430-timer������������ˆI �������������Ê���*���������Õtimer6�����������1������timer@4903c000������������ti,omap3430-timer������������ˆIÀ�������������Ê���+���������Õtimer7�����������1������timer@4903e000������������ti,omap3430-timer������������ˆIà�������������Ê���,���������Õtimer8�����������>���������1������timer@49040000������������ti,omap3430-timer������������ˆI��������������Ê���-���������Õtimer9�����������>������timer@48086000������������ti,omap3430-timer������������ˆH`�������������Ê���.���������Õtimer10����������>������timer@48088000������������ti,omap3430-timer������������ˆH€�������������Ê���/���������Õtimer11����������>������timer@48304000������������ti,omap3430-timer������������ˆH0@�������������Ê���_���������Õtimer12����������"���������K������usbhstll@48062000��������� ����ti,usbhs-tll�������������ˆH �������������Ê���N���������Õusb_tll_hs��������usbhshost@48064000������������ti,usbhs-host������������ˆH@�������������Õusb_host_hs����������������������+�������������ß������ ��[ehci-phy�������ohci@48064400�������������ti,ohci-omap3������������ˆHD�������������Ê���L���������f������ehci@48064800��������� ����ti,ehci-omap�������������ˆHH�������������Ê���M��������~����������������gpmc@6e000000�������������ti,omap3430-gpmc�������������Õgpmc�������������ˆn�����Ð���������Ê�����������Ò��������������×rxtx������������ƒ�����������������������������������+���������������������õ������������ó��������������������ß��������0��������������V�����nand@0,0��������������ti,omap2-nand������������ˆ�������������������������������Ê�����������������������¡�����������°sw����������À������������Ñ������������ß���,��������ñ���,����������������������"��������%���,��������8���(��������G���6��������V���@��������e���R��������v���R��������‡���(��������™������������±������������������������+������x-loader@0����������"xloader����������ˆ�������������bootloaders@80000�����������"uboot������������ˆ������������bootloaders_env@260000�������� ��"uboot-env������������ˆ�&�����������kernel@280000�����������"boot�������������ˆ�(��� ��������filesystem@c80000�����������"rootfs�����������ˆ�È������������������usb_otg_hs@480ab000�����������ti,omap3-musb������������ˆH °�������������Ê���\���]��������òmc�dma�����������Õusb_otg_hs����������Ã�����������Î�����������Ö�����������ß������������î����������~�������� ��öusb2-phy������������ã���������������2������dss@48050000���������� ����ti,omap3-dss�������������ˆH�������������áok�������� ���Õdss_core�������������Œ���²���������“fck����������������������+�������������ß��������#default���������1���������������dispc@48050400������������ti,omap3-dispc�����������ˆH�������������Ê��������� ���Õdss_dispc������������Œ���²���������“fck�������encoder@4804fc00���������� ����ti,omap3-dsi�������������ˆHü����Hþ����@Hÿ���� ��������èproto�phy�pll������������Ê��������� ��ádisabled���������� ���Õdss_dsi1�������������Œ���²���±���������“fck�sys_clk�������encoder@48050800��������������ti,omap3-rfbi������������ˆH���������� ��ádisabled���������� ���Õdss_rfbi�������������Œ���²���³���������“fck�ick�������encoder@48050c00��������������ti,omap3-venc������������ˆH������������áok�������� ���Õdss_venc�������������Œ���¯���������“fck��������������port�������endpoint������������4����������"�����������V��������������port�������endpoint������������4����������.�����������V���ñ������������ssi-controller@48058000������� ����ti,omap3-ssi�������������Õssi���������áok�����������ˆH€����H������������èsys�gdd����������Ê���G��������ògdd_mpu����������������������+�������������ß���������Œ���q���� ������ ���“ssi_ssr_fck�ssi_sst_fck�ssi_ick����ssi-port@4805a000�������������ti,omap3-ssi-port������������ˆH ����H¨������������ètx�rx������������Ê���C���D������ssi-port@4805b000�������������ti,omap3-ssi-port������������ˆH°����H¸������������ètx�rx������������Ê���E���F���������pinmux@480025d8������� ����ti,omap3-padconf�pinctrl-single����������ˆH�%Ø���$���������������������+�������������æ������������õ�������������������������������9��ÿ��������#default���������1�� �����pinmux_hsusb2_2_pins����������0��^������������������������� �����"����������V�� ������pinmux_mmc3_pins����������0��^�������������� �������������������������V���ù������pinmux_control_pins�������0��^������������������������������������������V�����������isp@480bc000���������� ����ti,omap3-isp�������������ˆHÀ���üHØ���|���������Ê�����������9����������r������l��������@������������¸������ports������������������������+�������������bandgap@48002524�������������ˆH�%$�������������ti,omap34xx-bandgap���������L������������V��������target-module@480cb000������������ti,sysc-omap3430-sr�ti,sysc����������Õsmartreflex_core�������������ˆH°$�����������èsysc������������b������������Œ�� ���������“fck����������������������+������������ß����H°�������smartreflex@0�������������ti,omap3-smartreflex-core������������ˆ����������������Ê������������target-module@480c9000������������ti,sysc-omap3430-sr�ti,sysc����������Õsmartreflex_mpu_iva����������ˆH$�����������èsysc������������b������������Œ�����������“fck����������������������+������������ß����H�������smartreflex@480c9000��������������ti,omap3-smartreflex-mpu-iva�������������ˆ����������������Ê���������������thermal-zones������cpu_thermal���������o���ú��������…��è��������“������N �������� ���������������memory@80000000����������|memory�����������ˆ€��� ���������oscillator����������¸��������������fixed-clock���������ጺ€��������V���å������connector�������������connector-analog-tv���������"tv�����port�������endpoint������������4����������V��������������gpio-leds��������� ����gpio-leds�����������#default���������1�����led1���������� ��"pandora::sd1������������.���ï����������������°mmc0������������Æoff�������led2���������� ��"pandora::sd2������������.���ï���������������°mmc1������������Æoff�������led3������������"pandora::bluetooth����������.���ï������������� ��°heartbeat�����������Æoff�������led4������������"pandora::wifi�����������.���ï���������������°mmc2������������Æoff����������gpio-keys��������� ����gpio-keys�����������#default���������1�����up-button�����������"up����������Ô���g��������.�����������������������down-button���������"down������������Ô���l��������.�����������������������left-button���������"left������������Ô���i��������.������������������������right-button������������"right�����������Ô���j��������.�����������������������pageup-button�����������"game 1����������Ô���h��������.����� ������������������pagedown-button���������"game 3����������Ô���m��������.����� ������������������home-button���������"game 4����������Ô���f��������.�����������������������end-button����������"game 2����������Ô���k��������.�����������������������right-shift���������"l�����������Ô���6��������.�����������������������kp-plus���������"l2����������Ô���N��������.�����������������������right-ctrl����������"r�����������Ô���a��������.����� ������������������kp-minus������������"r2����������Ô���J��������.�����������������������left-ctrl�����������"ctrl������������Ô�����������.�����������������������menu������������"menu������������Ô���‹��������.�����������������������hold������������"hold������������Ô���˜��������.�����������������������left-alt������������"alt���������Ô���8��������.������������������������lid���������"lid���������Ô������������ß�����������.������������������hsusb2_phy������������usb-nop-xceiv�����������(���ú��������������³����������è������������V���������fixed-regulator-usb_host_5v�����������regulator-fixed���������yusb_host_5v���������ˆ�LK@�������� �LK@���������¡���������ð��������� ��������®���������������fixed-regulator-wg7210_en�������������regulator-fixed���������yvwlan�����������ˆ�w@�������� �w@�������� ��ÃP��������� ��������®���ú���������������V���ø������fixed-regulator-wg7210_32k������������regulator-fixed���������ywg7210_32k����������ˆ�w@�������� �w@���������¡��������� ��������®���õ��� ������������� compatible�interrupt-parent�#address-cells�#size-cells�model�i2c0�i2c1�i2c2�mmc0�mmc1�mmc2�serial0�serial1�serial2�display0�device_type�reg�clocks�clock-names�clock-latency�operating-points�cpu0-supply�interrupts�ti,hwmods�ranges�#pinctrl-cells�#interrupt-cells�interrupt-controller�pinctrl-single,register-width�pinctrl-single,function-mask�phandle�pinctrl-single,pins�syscon�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�dmas�dma-names�clock-frequency�ti,max-div�ti,index-starts-at-one�clock-mult�clock-div�ti,set-bit-to-disable�ti,clock-mult�ti,clock-div�ti,set-rate-parent�ti,index-power-of-two�ti,low-power-stop�ti,lock�ti,low-power-bypass�ti,dividers�#dma-cells�dma-channels�dma-requests�ti,gpio-always-on�gpio-controller�#gpio-cells�interrupts-extended�pinctrl-names�pinctrl-0�ti,use_poweroff�ti,ramp_delay_value�bci3v1-supply�io-channels�io-channel-names�ti,bb-uvolt�ti,bb-uamp�regulator-always-on�usb1v5-supply�usb1v8-supply�usb3v1-supply�usb_mode�#phy-cells�#pwm-cells�keypad,num-rows�keypad,num-columns�linux,keymap�#io-channel-cells�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,spi-num-cs�spi-max-frequency�pendown-gpio�vcc-supply�ti,x-min�ti,x-max�ti,y-min�ti,y-max�ti,x-plate-ohms�ti,pressure-max�wakeup-source�spi-cpol�spi-cpha�label�reset-gpios�remote-endpoint�ti,dual-volt�pbias-supply�vmmc-supply�bus-width�cd-gpios�non-removable�ti,non-removable�cap-power-off-card�ti,wl1251-has-eeprom�#iommu-cells�ti,#tlb-entries�status�reg-names�interrupt-names�ti,buffer-size�#sound-dai-cells�ti,timer-alwon�ti,timer-dsp�ti,timer-pwm�ti,timer-secure�port2-mode�remote-wakeup-connected�phys�gpmc,num-cs�gpmc,num-waitpins�nand-bus-width�ti,nand-ecc-opt�gpmc,sync-clk-ps�gpmc,cs-on-ns�gpmc,cs-rd-off-ns�gpmc,cs-wr-off-ns�gpmc,adv-on-ns�gpmc,adv-rd-off-ns�gpmc,adv-wr-off-ns�gpmc,we-off-ns�gpmc,oe-off-ns�gpmc,access-ns�gpmc,rd-cycle-ns�gpmc,wr-cycle-ns�gpmc,wr-access-ns�gpmc,wr-data-mux-bus-ns�gpmc,device-width�multipoint�num-eps�ram-bits�interface-type�usb-phy�phy-names�power�vdds_dsi-supply�vdda-supply�ti,channels�data-lines�iommus�ti,phy-type�#thermal-sensor-cells�ti,sysc-mask�polling-delay-passive�polling-delay�coefficients�thermal-sensors�linux,default-trigger�default-state�linux,code�linux,input-type�regulator-boot-on�enable-active-high�startup-delay-us�