Ð
þí��ý—���8��ôÔ���(������������Ã��ôœ�����������������������������Q����headacoustics,omap3-ha�technexion,omap3-tao3530�ti,omap3430�ti,omap34xx�ti,omap3�������������������������������������+���������3���7TI OMAP3 HEAD acoustics baseboard with TAO3530 SOM�����chosen��������aliases����������=/ocp@68000000/i2c@48070000�����������B/ocp@68000000/i2c@48072000�����������G/ocp@68000000/i2c@48060000�����������L/ocp@68000000/mmc@4809c000�����������Q/ocp@68000000/mmc@480b4000�����������V/ocp@68000000/mmc@480ad000�����������[/ocp@68000000/serial@4806a000������������c/ocp@68000000/serial@4806c000������������k/ocp@68000000/serial@49020000���������cpus�������������������������+�������cpu@0�������������arm,cortex-a8������������scpu�����������������������ƒ������������Šcpu����������–�“à���������¤������������¸������������Ç������������Ó�����������pmu@54000000��������������arm,cortex-a8-pmu������������T����€�����������Û������������ædebugss�������soc�����������ti,omap-infra������mpu�������
����ti,omap3-mpu�������������æmpu�������iva�������
����ti,iva2.2������������æiva����dsp�������
����ti,omap3-c64����������������ocp@68000000��������������ti,omap3-l3-smx�simple-bus�����������h������������������	���
���������������������+�������������ð���������æl3_main����l4@48000000�����������ti,omap3-l4-core�simple-bus����������������������+������������ð����H���������scm@2000��������������ti,omap3-scm�simple-bus������������ ��� ����������������������+������������ð������ ��� ����pinmux@30��������� ����ti,omap3-padconf�pinctrl-single�������������0��8���������������������+�������������÷�������������������������������,�����������J��ÿ��������gdefault���������u���������������	���
������pinmux_hsusbb2_pins�������`����À�����Â�����Ä����Æ����È����Ê����¤����¦����¨����ª����¬����®�����������Ó���������pinmux_mmc1_pins����������P���������������������������� ����"����$����&�����������Ó���÷������pinmux_mmc2_pins����������0����(����*����,����.����0����2�����������Ó���û������pinmux_wlan_gpio��������������^���������pinmux_uart3_pins�������������n��A���p�������������Ó���ì������pinmux_i2c3_pins��������������’����”�����������Ó���ó������pinmux_mcspi1_pins�������� ����˜�����š������œ����ž�������������Ó���ô������pinmux_mcspi3_pins�������� ����¬�����®����°�����²�����������Ó���õ������pinmux_mcbsp3_pins�������� ����<������>�����@�����B������������Ó��������pinmux_twl4030_pins�����������°��A���������Ó���í������pinmux_sound2_pins�������������n���������pinmux_led_blue_pins���������������à������������Ó���	������pinmux_led_green_pins��������������ö������������Ó���
������pinmux_led_red_pins������������þ������������Ó���������pinmux_poweroff_pins��������������Ž������������Ó��������pinmux_powerdown_input_pins����������������������Ó���������fpga_boot0_pins������� �����ê�����ì������î������ð�����������Ó���������fpga_boot1_pins������� �����r�����t������v������x�����������Ó������������scm_conf@270��������������syscon�simple-bus��������������p��0���������������������+������������ð������p��0���������Ó������pbias_regulator@2b0�����������ti,pbias-omap3�ti,pbias-omap���������������°�����������“������pbias_mmc_omap2430����������špbias_mmc_omap2430����������©�w@��������Á�-ÆÀ���������Ó���ö���������clocks�����������������������+�������mcbsp5_mux_fck@68�����������Ù��������������ti,composite-mux-clock�����������ƒ���
�����������æ���������������h���������Ó���������mcbsp5_fck����������Ù��������������ti,composite-clock�����������ƒ���������������Ó��������mcbsp1_mux_fck@4������������Ù��������������ti,composite-mux-clock�����������ƒ���
�����������æ������������������������Ó���������mcbsp1_fck����������Ù��������������ti,composite-clock�����������ƒ���������������Ó���ý������mcbsp2_mux_fck@4������������Ù��������������ti,composite-mux-clock�����������ƒ��������������æ������������������������Ó���������mcbsp2_fck����������Ù��������������ti,composite-clock�����������ƒ���������������Ó���ÿ������mcbsp3_mux_fck@68�����������Ù��������������ti,composite-mux-clock�����������ƒ������������������h���������Ó���������mcbsp3_fck����������Ù��������������ti,composite-clock�����������ƒ���������������Ó���������mcbsp4_mux_fck@68�����������Ù��������������ti,composite-mux-clock�����������ƒ��������������æ���������������h���������Ó���������mcbsp4_fck����������Ù��������������ti,composite-clock�����������ƒ���������������Ó��������������clockdomains����������pinmux@a00�������� ����ti,omap3-padconf�pinctrl-single������������
����\���������������������+�������������÷�������������������������������,�����������J��ÿ���pinmux_twl4030_vpins���������� ��������������������������������������Ó���î���������������target-module@480a6000������������ti,sysc-omap2�ti,sysc������������H
`D���H
`H���H
`L�����������órev�sysc�syss�����������ý�����������
������������������������������ƒ������������Šick����������������������+������������ð����H
`��� �������	��%disabled�������aes1@0��������
����ti,omap3-aes��������������������P���������������������,������	������
��������1tx�rx������������target-module@480c5000������������ti,sysc-omap2�ti,sysc������������HPD���HPH���HPL�����������órev�sysc�syss�����������ý�����������
������������������������������ƒ������������Šick����������������������+������������ð����HP��� �������	��%disabled�������aes2@0��������
����ti,omap3-aes��������������������P���������������������,������A������B��������1tx�rx������������prm@48306000����������
����ti,omap3-prm�������������H0`���@����������������clocks�����������������������+�������virt_16_8m_ck�������������������������fixed-clock���������;�Y�������������"������osc_sys_ck@d40��������������������
����ti,mux-clock�������������ƒ������������ ���!���"�����������
@���������Ó���#������sys_ck@1270���������Ù��������������ti,divider-clock�������������ƒ���#��������æ�����������K��������������p���������V���������Ó���(������sys_clkout1@d70���������Ù��������������ti,gate-clock������������ƒ���#�����������
p��������æ���������dpll3_x2_ck���������Ù��������������fixed-factor-clock�����������ƒ���$��������m�����������x���������dpll3_m2x2_ck�����������Ù��������������fixed-factor-clock�����������ƒ���%��������m�����������x������������Ó���'������dpll4_x2_ck���������Ù��������������fixed-factor-clock�����������ƒ���&��������m�����������x���������corex2_fck����������Ù��������������fixed-factor-clock�����������ƒ���'��������m�����������x������������Ó���)������wkup_l4_ick���������Ù��������������fixed-factor-clock�����������ƒ���(��������m�����������x������������Ó���X������corex2_d3_fck�����������Ù��������������fixed-factor-clock�����������ƒ���)��������m�����������x������������Ó���������corex2_d5_fck�����������Ù��������������fixed-factor-clock�����������ƒ���)��������m�����������x������������Ó������������clockdomains�������������cm@48004000�����������ti,omap3-cm����������H�@���@����clocks�����������������������+�������dummy_apb_pclk����������Ù��������������fixed-clock���������;����������omap_32k_fck������������Ù��������������fixed-clock���������;��€����������Ó���J������virt_12m_ck���������Ù��������������fixed-clock���������;�·����������Ó���������virt_13m_ck���������Ù��������������fixed-clock���������;�Æ]@���������Ó���������virt_19200000_ck������������Ù��������������fixed-clock���������;$ø����������Ó���������virt_26000000_ck������������Ù��������������fixed-clock���������;Œº€���������Ó��� ������virt_38_4m_ck�����������Ù��������������fixed-clock���������;Ið����������Ó���!������dpll4_ck@d00������������Ù��������������ti,omap3-dpll-per-clock����������ƒ���(���(�����������
���
 ��
D��
0���������Ó���&������dpll4_m2_ck@d48���������Ù��������������ti,divider-clock�������������ƒ���&��������K���?�����������
H���������V���������Ó���*������dpll4_m2x2_mul_ck�����������Ù��������������fixed-factor-clock�����������ƒ���*��������m�����������x������������Ó���+������dpll4_m2x2_ck@d00�����������Ù��������������ti,gate-clock������������ƒ���+��������æ��������������
����������‚���������Ó���,������omap_96m_alwon_fck����������Ù��������������fixed-factor-clock�����������ƒ���,��������m�����������x������������Ó���3������dpll3_ck@d00������������Ù��������������ti,omap3-dpll-core-clock�������������ƒ���(���(�����������
���
 ��
@��
0���������Ó���$������dpll3_m3_ck@1140������������Ù��������������ti,divider-clock�������������ƒ���$��������æ�����������K��������������@���������V���������Ó���-������dpll3_m3x2_mul_ck�����������Ù��������������fixed-factor-clock�����������ƒ���-��������m�����������x������������Ó���.������dpll3_m3x2_ck@d00�����������Ù��������������ti,gate-clock������������ƒ���.��������æ��������������
����������‚���������Ó���/������emu_core_alwon_ck�����������Ù��������������fixed-factor-clock�����������ƒ���/��������m�����������x������������Ó���l������sys_altclk����������Ù��������������fixed-clock���������;�������������Ó���8������mcbsp_clks����������Ù��������������fixed-clock���������;�������������Ó���������dpll3_m2_ck@d40���������Ù��������������ti,divider-clock�������������ƒ���$��������æ�����������K��������������
@���������V���������Ó���%������core_ck���������Ù��������������fixed-factor-clock�����������ƒ���%��������m�����������x������������Ó���0������dpll1_fck@940�����������Ù��������������ti,divider-clock�������������ƒ���0��������æ�����������K��������������	@���������V���������Ó���1������dpll1_ck@904������������Ù��������������ti,omap3-dpll-clock����������ƒ���(���1�����������	��	$��	@��	4���������Ó���������dpll1_x2_ck���������Ù��������������fixed-factor-clock�����������ƒ�����������m�����������x������������Ó���2������dpll1_x2m2_ck@944�����������Ù��������������ti,divider-clock�������������ƒ���2��������K��������������	D���������V���������Ó���F������cm_96m_fck����������Ù��������������fixed-factor-clock�����������ƒ���3��������m�����������x������������Ó���4������omap_96m_fck@d40������������Ù����������
����ti,mux-clock�������������ƒ���4���(��������æ��������������
@���������Ó���O������dpll4_m3_ck@e40���������Ù��������������ti,divider-clock�������������ƒ���&��������æ�����������K��� �����������@���������V���������Ó���5������dpll4_m3x2_mul_ck�����������Ù��������������fixed-factor-clock�����������ƒ���5��������m�����������x������������Ó���6������dpll4_m3x2_ck@d00�����������Ù��������������ti,gate-clock������������ƒ���6��������æ��������������
����������‚���������Ó���7������omap_54m_fck@d40������������Ù����������
����ti,mux-clock�������������ƒ���7���8��������æ��������������
@���������Ó���B������cm_96m_d2_fck�����������Ù��������������fixed-factor-clock�����������ƒ���4��������m�����������x������������Ó���9������omap_48m_fck@d40������������Ù����������
����ti,mux-clock�������������ƒ���9���8��������æ��������������
@���������Ó���:������omap_12m_fck������������Ù��������������fixed-factor-clock�����������ƒ���:��������m�����������x������������Ó���Q������dpll4_m4_ck@e40���������Ù��������������ti,divider-clock�������������ƒ���&��������K��������������@���������V���������Ó���;������dpll4_m4x2_mul_ck�����������Ù��������������ti,fixed-factor-clock������������ƒ���;��������˜�����������¦������������³���������Ó���<������dpll4_m4x2_ck@d00�����������Ù��������������ti,gate-clock������������ƒ���<��������æ��������������
����������‚���������³���������Ó���“������dpll4_m5_ck@f40���������Ù��������������ti,divider-clock�������������ƒ���&��������K���?�����������@���������V���������Ó���=������dpll4_m5x2_mul_ck�����������Ù��������������ti,fixed-factor-clock������������ƒ���=��������˜�����������¦������������³���������Ó���>������dpll4_m5x2_ck@d00�����������Ù��������������ti,gate-clock������������ƒ���>��������æ��������������
����������‚���������³���������Ó���t������dpll4_m6_ck@1140������������Ù��������������ti,divider-clock�������������ƒ���&��������æ�����������K���?�����������@���������V���������Ó���?������dpll4_m6x2_mul_ck�����������Ù��������������fixed-factor-clock�����������ƒ���?��������m�����������x������������Ó���@������dpll4_m6x2_ck@d00�����������Ù��������������ti,gate-clock������������ƒ���@��������æ��������������
����������‚���������Ó���A������emu_per_alwon_ck������������Ù��������������fixed-factor-clock�����������ƒ���A��������m�����������x������������Ó���m������clkout2_src_gate_ck@d70���������Ù���������� ����ti,composite-no-wait-gate-clock����������ƒ���0��������æ��������������
p���������Ó���C������clkout2_src_mux_ck@d70����������Ù��������������ti,composite-mux-clock�����������ƒ���0���(���4���B�����������
p���������Ó���D������clkout2_src_ck����������Ù��������������ti,composite-clock�����������ƒ���C���D���������Ó���E������sys_clkout2@d70���������Ù��������������ti,divider-clock�������������ƒ���E��������æ�����������K���@�����������
p���������Æ������mpu_ck����������Ù��������������fixed-factor-clock�����������ƒ���F��������m�����������x������������Ó���G������arm_fck@924���������Ù��������������ti,divider-clock�������������ƒ���G�����������	$��������K���������emu_mpu_alwon_ck������������Ù��������������fixed-factor-clock�����������ƒ���G��������m�����������x������������Ó���n������l3_ick@a40����������Ù��������������ti,divider-clock�������������ƒ���0��������K��������������
@���������V���������Ó���H������l4_ick@a40����������Ù��������������ti,divider-clock�������������ƒ���H��������æ�����������K��������������
@���������V���������Ó���I������rm_ick@c40����������Ù��������������ti,divider-clock�������������ƒ���I��������æ�����������K��������������@���������V������gpt10_gate_fck@a00����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ��������������
����������Ó���K������gpt10_mux_fck@a40�����������Ù��������������ti,composite-mux-clock�����������ƒ���J���(��������æ��������������
@���������Ó���L������gpt10_fck�����������Ù��������������ti,composite-clock�����������ƒ���K���L������gpt11_gate_fck@a00����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ��������������
����������Ó���M������gpt11_mux_fck@a40�����������Ù��������������ti,composite-mux-clock�����������ƒ���J���(��������æ��������������
@���������Ó���N������gpt11_fck�����������Ù��������������ti,composite-clock�����������ƒ���M���N������core_96m_fck������������Ù��������������fixed-factor-clock�����������ƒ���O��������m�����������x������������Ó���
������mmchs2_fck@a00����������Ù��������������ti,wait-gate-clock�����������ƒ���
�����������
���������æ������������Ó���¾������mmchs1_fck@a00����������Ù��������������ti,wait-gate-clock�����������ƒ���
�����������
���������æ������������Ó���¿������i2c3_fck@a00������������Ù��������������ti,wait-gate-clock�����������ƒ���
�����������
���������æ������������Ó���À������i2c2_fck@a00������������Ù��������������ti,wait-gate-clock�����������ƒ���
�����������
���������æ������������Ó���Á������i2c1_fck@a00������������Ù��������������ti,wait-gate-clock�����������ƒ���
�����������
���������æ������������Ó���Â������mcbsp5_gate_fck@a00���������Ù��������������ti,composite-gate-clock����������ƒ�����������æ���
�����������
����������Ó���������mcbsp1_gate_fck@a00���������Ù��������������ti,composite-gate-clock����������ƒ�����������æ���	�����������
����������Ó���������core_48m_fck������������Ù��������������fixed-factor-clock�����������ƒ���:��������m�����������x������������Ó���P������mcspi4_fck@a00����������Ù��������������ti,wait-gate-clock�����������ƒ���P�����������
���������æ������������Ó���Ã������mcspi3_fck@a00����������Ù��������������ti,wait-gate-clock�����������ƒ���P�����������
���������æ������������Ó���Ä������mcspi2_fck@a00����������Ù��������������ti,wait-gate-clock�����������ƒ���P�����������
���������æ������������Ó���Å������mcspi1_fck@a00����������Ù��������������ti,wait-gate-clock�����������ƒ���P�����������
���������æ������������Ó���Æ������uart2_fck@a00�����������Ù��������������ti,wait-gate-clock�����������ƒ���P�����������
���������æ������������Ó���Ç������uart1_fck@a00�����������Ù��������������ti,wait-gate-clock�����������ƒ���P�����������
�����������
���������Ó���È������core_12m_fck������������Ù��������������fixed-factor-clock�����������ƒ���Q��������m�����������x������������Ó���R������hdq_fck@a00���������Ù��������������ti,wait-gate-clock�����������ƒ���R�����������
���������æ������������Ó���É������core_l3_ick���������Ù��������������fixed-factor-clock�����������ƒ���H��������m�����������x������������Ó���S������sdrc_ick@a10������������Ù��������������ti,wait-gate-clock�����������ƒ���S�����������
��������æ������������Ó���”������gpmc_fck������������Ù��������������fixed-factor-clock�����������ƒ���S��������m�����������x���������core_l4_ick���������Ù��������������fixed-factor-clock�����������ƒ���I��������m�����������x������������Ó���T������mmchs2_ick@a10����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ê������mmchs1_ick@a10����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ë������hdq_ick@a10���������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ì������mcspi4_ick@a10����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Í������mcspi3_ick@a10����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Î������mcspi2_ick@a10����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ï������mcspi1_ick@a10����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ð������i2c3_ick@a10������������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ñ������i2c2_ick@a10������������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ò������i2c1_ick@a10������������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ó������uart2_ick@a10�����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ô������uart1_ick@a10�����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
����������
���������Ó���Õ������gpt11_ick@a10�����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ö������gpt10_ick@a10�����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���×������mcbsp5_ick@a10����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
����������
���������Ó���Ø������mcbsp1_ick@a10����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ���	���������Ó���Ù������omapctrl_ick@a10������������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Ú������dss_tv_fck@e00����������Ù��������������ti,gate-clock������������ƒ���B��������������������æ������������Ó���¹������dss_96m_fck@e00���������Ù��������������ti,gate-clock������������ƒ���O��������������������æ������������Ó���º������dss2_alwon_fck@e00����������Ù��������������ti,gate-clock������������ƒ���(��������������������æ������������Ó���»������dummy_ck������������Ù��������������fixed-clock���������;����������gpt1_gate_fck@c00�����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ�������������������������Ó���U������gpt1_mux_fck@c40������������Ù��������������ti,composite-mux-clock�����������ƒ���J���(�����������@���������Ó���V������gpt1_fck������������Ù��������������ti,composite-clock�����������ƒ���U���V���������Ó��������aes2_ick@a10������������Ù��������������ti,omap3-interface-clock�������������ƒ���T��������æ��������������
���������Ó���������wkup_32k_fck������������Ù��������������fixed-factor-clock�����������ƒ���J��������m�����������x������������Ó���W������gpio1_dbck@c00����������Ù��������������ti,gate-clock������������ƒ���W��������������������æ������������Ó���°������sha12_ick@a10�����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���Û������wdt2_fck@c00������������Ù��������������ti,wait-gate-clock�����������ƒ���W��������������������æ������������Ó���±������wdt2_ick@c10������������Ù��������������ti,omap3-interface-clock�������������ƒ���X�������������������æ������������Ó���²������wdt1_ick@c10������������Ù��������������ti,omap3-interface-clock�������������ƒ���X�������������������æ������������Ó���³������gpio1_ick@c10�����������Ù��������������ti,omap3-interface-clock�������������ƒ���X�������������������æ������������Ó���´������omap_32ksync_ick@c10������������Ù��������������ti,omap3-interface-clock�������������ƒ���X�������������������æ������������Ó���µ������gpt12_ick@c10�����������Ù��������������ti,omap3-interface-clock�������������ƒ���X�������������������æ������������Ó���¶������gpt1_ick@c10������������Ù��������������ti,omap3-interface-clock�������������ƒ���X�������������������æ�������������Ó���·������per_96m_fck���������Ù��������������fixed-factor-clock�����������ƒ���3��������m�����������x������������Ó���������per_48m_fck���������Ù��������������fixed-factor-clock�����������ƒ���:��������m�����������x������������Ó���Y������uart3_fck@1000����������Ù��������������ti,wait-gate-clock�����������ƒ���Y��������������������æ������������Ó���–������gpt2_gate_fck@1000����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ������������������������Ó���Z������gpt2_mux_fck@1040�����������Ù��������������ti,composite-mux-clock�����������ƒ���J���(�����������@���������Ó���[������gpt2_fck������������Ù��������������ti,composite-clock�����������ƒ���Z���[���������Ó��������gpt3_gate_fck@1000����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ������������������������Ó���\������gpt3_mux_fck@1040�����������Ù��������������ti,composite-mux-clock�����������ƒ���J���(��������æ��������������@���������Ó���]������gpt3_fck������������Ù��������������ti,composite-clock�����������ƒ���\���]������gpt4_gate_fck@1000����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ������������������������Ó���^������gpt4_mux_fck@1040�����������Ù��������������ti,composite-mux-clock�����������ƒ���J���(��������æ��������������@���������Ó���_������gpt4_fck������������Ù��������������ti,composite-clock�����������ƒ���^���_������gpt5_gate_fck@1000����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ������������������������Ó���`������gpt5_mux_fck@1040�����������Ù��������������ti,composite-mux-clock�����������ƒ���J���(��������æ��������������@���������Ó���a������gpt5_fck������������Ù��������������ti,composite-clock�����������ƒ���`���a������gpt6_gate_fck@1000����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ������������������������Ó���b������gpt6_mux_fck@1040�����������Ù��������������ti,composite-mux-clock�����������ƒ���J���(��������æ��������������@���������Ó���c������gpt6_fck������������Ù��������������ti,composite-clock�����������ƒ���b���c������gpt7_gate_fck@1000����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ������������������������Ó���d������gpt7_mux_fck@1040�����������Ù��������������ti,composite-mux-clock�����������ƒ���J���(��������æ��������������@���������Ó���e������gpt7_fck������������Ù��������������ti,composite-clock�����������ƒ���d���e������gpt8_gate_fck@1000����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ���	���������������������Ó���f������gpt8_mux_fck@1040�����������Ù��������������ti,composite-mux-clock�����������ƒ���J���(��������æ��������������@���������Ó���g������gpt8_fck������������Ù��������������ti,composite-clock�����������ƒ���f���g������gpt9_gate_fck@1000����������Ù��������������ti,composite-gate-clock����������ƒ���(��������æ���
���������������������Ó���h������gpt9_mux_fck@1040�����������Ù��������������ti,composite-mux-clock�����������ƒ���J���(��������æ��������������@���������Ó���i������gpt9_fck������������Ù��������������ti,composite-clock�����������ƒ���h���i������per_32k_alwon_fck�����������Ù��������������fixed-factor-clock�����������ƒ���J��������m�����������x������������Ó���j������gpio6_dbck@1000���������Ù��������������ti,gate-clock������������ƒ���j��������������������æ������������Ó���—������gpio5_dbck@1000���������Ù��������������ti,gate-clock������������ƒ���j��������������������æ������������Ó���˜������gpio4_dbck@1000���������Ù��������������ti,gate-clock������������ƒ���j��������������������æ������������Ó���™������gpio3_dbck@1000���������Ù��������������ti,gate-clock������������ƒ���j��������������������æ������������Ó���š������gpio2_dbck@1000���������Ù��������������ti,gate-clock������������ƒ���j��������������������æ���
���������Ó���›������wdt3_fck@1000�����������Ù��������������ti,wait-gate-clock�����������ƒ���j��������������������æ������������Ó���œ������per_l4_ick����������Ù��������������fixed-factor-clock�����������ƒ���I��������m�����������x������������Ó���k������gpio6_ick@1010����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���������gpio5_ick@1010����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���ž������gpio4_ick@1010����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���Ÿ������gpio3_ick@1010����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó��� ������gpio2_ick@1010����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ���
���������Ó���¡������wdt3_ick@1010�����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���¢������uart3_ick@1010����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���£������uart4_ick@1010����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���¤������gpt9_ick@1010�����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ���
���������Ó���¥������gpt8_ick@1010�����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ���	���������Ó���¦������gpt7_ick@1010�����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���§������gpt6_ick@1010�����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���¨������gpt5_ick@1010�����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���©������gpt4_ick@1010�����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���ª������gpt3_ick@1010�����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���«������gpt2_ick@1010�����������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���¬������mcbsp2_ick@1010���������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ�������������Ó���­������mcbsp3_ick@1010���������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���®������mcbsp4_ick@1010���������Ù��������������ti,omap3-interface-clock�������������ƒ���k�������������������æ������������Ó���¯������mcbsp2_gate_fck@1000������������Ù��������������ti,composite-gate-clock����������ƒ�����������æ�������������������������Ó���������mcbsp3_gate_fck@1000������������Ù��������������ti,composite-gate-clock����������ƒ�����������æ������������������������Ó���������mcbsp4_gate_fck@1000������������Ù��������������ti,composite-gate-clock����������ƒ�����������æ������������������������Ó���������emu_src_mux_ck@1140���������Ù����������
����ti,mux-clock�������������ƒ���(���l���m���n�����������@���������Ó���o������emu_src_ck����������Ù��������������ti,clkdm-gate-clock����������ƒ���o���������Ó���p������pclk_fck@1140�����������Ù��������������ti,divider-clock�������������ƒ���p��������æ�����������K��������������@���������V������pclkx2_fck@1140���������Ù��������������ti,divider-clock�������������ƒ���p��������æ�����������K��������������@���������V������atclk_fck@1140����������Ù��������������ti,divider-clock�������������ƒ���p��������æ�����������K��������������@���������V������traceclk_src_fck@1140�����������Ù����������
����ti,mux-clock�������������ƒ���(���l���m���n��������æ��������������@���������Ó���q������traceclk_fck@1140�����������Ù��������������ti,divider-clock�������������ƒ���q��������æ�����������K��������������@���������V������secure_32k_fck����������Ù��������������fixed-clock���������;��€����������Ó���r������gpt12_fck�����������Ù��������������fixed-factor-clock�����������ƒ���r��������m�����������x������������Ó��������wdt1_fck������������Ù��������������fixed-factor-clock�����������ƒ���r��������m�����������x���������security_l4_ick2������������Ù��������������fixed-factor-clock�����������ƒ���I��������m�����������x������������Ó���s������aes1_ick@a14������������Ù��������������ti,omap3-interface-clock�������������ƒ���s��������æ��������������
���������Ó���������rng_ick@a14���������Ù��������������ti,omap3-interface-clock�������������ƒ���s�����������
��������æ������������Ó���þ������sha11_ick@a14�����������Ù��������������ti,omap3-interface-clock�������������ƒ���s�����������
��������æ���������des1_ick@a14������������Ù��������������ti,omap3-interface-clock�������������ƒ���s�����������
��������æ����������cam_mclk@f00������������Ù��������������ti,gate-clock������������ƒ���t��������æ�������������������������³������cam_ick@f10���������Ù����������!����ti,omap3-no-wait-interface-clock�������������ƒ���I�������������������æ�������������Ó���â������csi2_96m_fck@f00������������Ù��������������ti,gate-clock������������ƒ���
��������������������æ������������Ó���ã������security_l3_ick���������Ù��������������fixed-factor-clock�����������ƒ���H��������m�����������x������������Ó���u������pka_ick@a14���������Ù��������������ti,omap3-interface-clock�������������ƒ���u�����������
��������æ���������icr_ick@a10���������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ���������des2_ick@a10������������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ���������mspro_ick@a10�����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ���������mailboxes_ick@a10�����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ���������ssi_l4_ick����������Ù��������������fixed-factor-clock�����������ƒ���I��������m�����������x������������Ó���|������sr1_fck@c00���������Ù��������������ti,wait-gate-clock�����������ƒ���(��������������������æ������������Ó��������sr2_fck@c00���������Ù��������������ti,wait-gate-clock�����������ƒ���(��������������������æ������������Ó��
������sr_l4_ick�����������Ù��������������fixed-factor-clock�����������ƒ���I��������m�����������x���������dpll2_fck@40������������Ù��������������ti,divider-clock�������������ƒ���0��������æ�����������K���������������@���������V���������Ó���v������dpll2_ck@4����������Ù��������������ti,omap3-dpll-clock����������ƒ���(���v���������������$���@���4���������Ü���������î���������ö���������Ó���w������dpll2_m2_ck@44����������Ù��������������ti,divider-clock�������������ƒ���w��������K���������������D���������V���������Ó���x������iva2_ck@0�����������Ù��������������ti,wait-gate-clock�����������ƒ���x���������������������æ�������������Ó���ä������modem_fck@a00�����������Ù��������������ti,omap3-interface-clock�������������ƒ���(�����������
���������æ������������Ó���å������sad2d_ick@a10�����������Ù��������������ti,omap3-interface-clock�������������ƒ���H�����������
��������æ������������Ó���æ������mad2d_ick@a18�����������Ù��������������ti,omap3-interface-clock�������������ƒ���H�����������
��������æ������������Ó���ç������mspro_fck@a00�����������Ù��������������ti,wait-gate-clock�����������ƒ���
�����������
���������æ���������ssi_ssr_gate_fck_3430es2@a00������������Ù���������� ����ti,composite-no-wait-gate-clock����������ƒ���)��������æ���������������
����������Ó���y������ssi_ssr_div_fck_3430es2@a40���������Ù��������������ti,composite-divider-clock�����������ƒ���)��������æ��������������
@������$��
���������������������������������������Ó���z������ssi_ssr_fck_3430es2���������Ù��������������ti,composite-clock�����������ƒ���y���z���������Ó���{������ssi_sst_fck_3430es2���������Ù��������������fixed-factor-clock�����������ƒ���{��������m�����������x������������Ó��
������hsotgusb_ick_3430es2@a10������������Ù����������"����ti,omap3-hsotgusb-interface-clock������������ƒ���S�����������
��������æ������������Ó���•������ssi_ick_3430es2@a10���������Ù��������������ti,omap3-ssi-interface-clock�������������ƒ���|�����������
��������æ�������������Ó��������usim_gate_fck@c00�����������Ù��������������ti,composite-gate-clock����������ƒ���O��������æ���	���������������������Ó���‡������sys_d2_ck�����������Ù��������������fixed-factor-clock�����������ƒ���(��������m�����������x������������Ó���~������omap_96m_d2_fck���������Ù��������������fixed-factor-clock�����������ƒ���O��������m�����������x������������Ó���������omap_96m_d4_fck���������Ù��������������fixed-factor-clock�����������ƒ���O��������m�����������x������������Ó���€������omap_96m_d8_fck���������Ù��������������fixed-factor-clock�����������ƒ���O��������m�����������x������������Ó���������omap_96m_d10_fck������������Ù��������������fixed-factor-clock�����������ƒ���O��������m�����������x���
���������Ó���‚������dpll5_m2_d4_ck����������Ù��������������fixed-factor-clock�����������ƒ���}��������m�����������x������������Ó���ƒ������dpll5_m2_d8_ck����������Ù��������������fixed-factor-clock�����������ƒ���}��������m�����������x������������Ó���„������dpll5_m2_d16_ck���������Ù��������������fixed-factor-clock�����������ƒ���}��������m�����������x������������Ó���…������dpll5_m2_d20_ck���������Ù��������������fixed-factor-clock�����������ƒ���}��������m�����������x������������Ó���†������usim_mux_fck@c40������������Ù��������������ti,composite-mux-clock��������(���ƒ���(���~������€������‚���ƒ���„���…���†��������æ��������������@���������V���������Ó���ˆ������usim_fck������������Ù��������������ti,composite-clock�����������ƒ���‡���ˆ������usim_ick@c10������������Ù��������������ti,omap3-interface-clock�������������ƒ���X�������������������æ���	���������Ó���¸������dpll5_ck@d04������������Ù��������������ti,omap3-dpll-clock����������ƒ���(���(�����������
��
$��
L��
4���������Ü���������î���������Ó���‰������dpll5_m2_ck@d50���������Ù��������������ti,divider-clock�������������ƒ���‰��������K��������������
P���������V���������Ó���}������sgx_gate_fck@b00������������Ù��������������ti,composite-gate-clock����������ƒ���0��������æ������������������������Ó���‘������core_d3_ck����������Ù��������������fixed-factor-clock�����������ƒ���0��������m�����������x������������Ó���Š������core_d4_ck����������Ù��������������fixed-factor-clock�����������ƒ���0��������m�����������x������������Ó���‹������core_d6_ck����������Ù��������������fixed-factor-clock�����������ƒ���0��������m�����������x������������Ó���Œ������omap_192m_alwon_fck���������Ù��������������fixed-factor-clock�����������ƒ���,��������m�����������x������������Ó���������core_d2_ck����������Ù��������������fixed-factor-clock�����������ƒ���0��������m�����������x������������Ó���Ž������sgx_mux_fck@b40���������Ù��������������ti,composite-mux-clock�������� ���ƒ���Š���‹���Œ���4������Ž�����������������@���������Ó���’������sgx_fck���������Ù��������������ti,composite-clock�����������ƒ���‘���’���������Ó��������sgx_ick@b10���������Ù��������������ti,wait-gate-clock�����������ƒ���H�������������������æ�������������Ó���è������cpefuse_fck@a08���������Ù��������������ti,gate-clock������������ƒ���(�����������
��������æ�������������Ó���Ü������ts_fck@a08����������Ù��������������ti,gate-clock������������ƒ���J�����������
��������æ������������Ó���Ý������usbtll_fck@a08����������Ù��������������ti,wait-gate-clock�����������ƒ���}�����������
��������æ������������Ó���Þ������usbtll_ick@a18����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���ß������mmchs3_ick@a10����������Ù��������������ti,omap3-interface-clock�������������ƒ���T�����������
��������æ������������Ó���à������mmchs3_fck@a00����������Ù��������������ti,wait-gate-clock�����������ƒ���
�����������
���������æ������������Ó���á������dss1_alwon_fck_3430es2@e00����������Ù��������������ti,dss-gate-clock������������ƒ���“��������æ�������������������������³���������Ó���¼������dss_ick_3430es2@e10���������Ù��������������ti,omap3-dss-interface-clock�������������ƒ���I�������������������æ�������������Ó���½������usbhost_120m_fck@1400�����������Ù��������������ti,gate-clock������������ƒ���}��������������������æ������������Ó���é������usbhost_48m_fck@1400������������Ù��������������ti,dss-gate-clock������������ƒ���:��������������������æ�������������Ó���ê������usbhost_ick@1410������������Ù��������������ti,omap3-dss-interface-clock�������������ƒ���I�������������������æ�������������Ó���ë���������clockdomains�������core_l3_clkdm�������������ti,clockdomain�����������ƒ���”���•������dpll3_clkdm�����������ti,clockdomain�����������ƒ���$������dpll1_clkdm�����������ti,clockdomain�����������ƒ���������per_clkdm�������������ti,clockdomain��������h���ƒ���–���—���˜���™���š���›���œ������ž���Ÿ��� ���¡���¢���£���¤���¥���¦���§���¨���©���ª���«���¬���­���®���¯������emu_clkdm�������������ti,clockdomain�����������ƒ���p������dpll4_clkdm�����������ti,clockdomain�����������ƒ���&������wkup_clkdm������������ti,clockdomain��������$���ƒ���°���±���²���³���´���µ���¶���·���¸������dss_clkdm�������������ti,clockdomain�����������ƒ���¹���º���»���¼���½������core_l4_clkdm�������������ti,clockdomain��������”���ƒ���¾���¿���À���Á���Â���Ã���Ä���Å���Æ���Ç���È���É���Ê���Ë���Ì���Í���Î���Ï���Ð���Ñ���Ò���Ó���Ô���Õ���Ö���×���Ø���Ù���Ú������Û���Ü���Ý���Þ���ß���à���á������cam_clkdm�������������ti,clockdomain�����������ƒ���â���ã������iva2_clkdm������������ti,clockdomain�����������ƒ���ä������dpll2_clkdm�����������ti,clockdomain�����������ƒ���w������d2d_clkdm�������������ti,clockdomain�����������ƒ���å���æ���ç������dpll5_clkdm�����������ti,clockdomain�����������ƒ���‰������sgx_clkdm�������������ti,clockdomain�����������ƒ���è������usbhost_clkdm�������������ti,clockdomain�����������ƒ���é���ê���ë������������target-module@48320000������������ti,sysc-omap2�ti,sysc������������H2�����H2����������	��órev�sysc������������
����������������ƒ���W���µ���������Šfck�ick����������������������+������������ð����H2��������counter@0�������������ti,omap-counter32k������������������ ���������interrupt-controller@48200000�������������ti,omap3-intc��������������������������������H ��������������Ó���������target-module@48056000������������ti,sysc-omap2�ti,sysc������������H`����H`,���H`(�����������órev�sysc�syss�����������ý��#��������������������������
������������������������������ƒ���S���������Šick����������������������+������������ð����H`�������dma-controller@0��������������ti,omap3430-sdma�ti,omap-sdma����������������������������Û������
��������������$�����������/��� ��������<���`���������Ó������������gpio@48310000�������������ti,omap3-gpio������������H1��������������Û������������ægpio1������������I���������[��������k�����������������������������gpio@49050000�������������ti,omap3-gpio������������I��������������Û������������ægpio2������������[��������k�����������������������������gpio@49052000�������������ti,omap3-gpio������������I �������������Û������������ægpio3������������[��������k�����������������������������gpio@49054000�������������ti,omap3-gpio������������I@�������������Û��� ���������ægpio4������������[��������k�����������������������������gpio@49056000�������������ti,omap3-gpio������������I`�������������Û���!���������ægpio5������������[��������k��������������������������������Ó��������gpio@49058000�������������ti,omap3-gpio������������I€�������������Û���"���������ægpio6������������[��������k��������������������������������Ó��������serial@4806a000�����������ti,omap3-uart������������H ��� ���������w������H��������,������1������2��������1tx�rx������������æuart1�����������;Ül�������serial@4806c000�����������ti,omap3-uart������������HÀ������������w������I��������,������3������4��������1tx�rx������������æuart2�����������;Ül�������serial@49020000�����������ti,omap3-uart������������I�������������w������J��������,������5������6��������1tx�rx������������æuart3�����������;Ül���������gdefault���������u���ì������i2c@48070000����������
����ti,omap3-i2c�������������H�����€���������Û���8��������,��������������������1tx�rx������������������������+�������������æi2c1������������;�'¬@���twl@48��������������H���������Û�������������������������ti,twl4030������������������������������gdefault���������u���í���î���audio�������������ti,twl4030-audio�������codec������������rtc�����������ti,twl4030-rtc�����������Û���������bci�����������ti,twl4030-bci�����������Û���	�����������‹���ï��������™���ð�����������¥vac�������watchdog��������������ti,twl4030-wdt��������regulator-vaux1�����������ti,twl4030-vaux1����������regulator-vaux2�����������ti,twl4030-vaux2����������	��švdd_ehci������������©�w@��������Á�w@���������¶������regulator-vaux3�����������ti,twl4030-vaux3����������regulator-vaux4�����������ti,twl4030-vaux4����������regulator-vdd1������������ti,twl4030-vdd1���������©�	'À��������Á� ���������Ó���������regulator-vdac������������ti,twl4030-vdac���������©�w@��������Á�w@������regulator-vio�������������ti,twl4030-vio��������regulator-vintana1������������ti,twl4030-vintana1�������regulator-vintana2������������ti,twl4030-vintana2�������regulator-vintdig�������������ti,twl4030-vintdig��������regulator-vmmc1�����������ti,twl4030-vmmc1������������©�:��������Á�0°���������Ó���ø������regulator-vmmc2�����������ti,twl4030-vmmc2������������©�:��������Á�0°������regulator-vusb1v5�������������ti,twl4030-vusb1v5�����������Ó���ñ������regulator-vusb1v8�������������ti,twl4030-vusb1v8�����������Ó���ò������regulator-vusb3v1�������������ti,twl4030-vusb3v1�����������Ó���ï������regulator-vpll1�����������ti,twl4030-vpll1����������regulator-vpll2�����������ti,twl4030-vpll2������������©�w@��������Á�w@������regulator-vsim������������ti,twl4030-vsim���������©�w@��������Á�-ÆÀ���������Ó���ù������gpio��������������ti,twl4030-gpio����������[��������k��������������������������������Ê��������Ö�����������á�¡Ä���������Ó���ú������twl4030-usb�����������ti,twl4030-usb�����������Û���
�����������î���ñ��������ü���ò��������
���������������������!���������������	������pwm�����������ti,twl4030-pwm����������,���������pwmled������������ti,twl4030-pwmled�����������,���������pwrbutton�������������ti,twl4030-pwrbutton����������������������keypad������������ti,twl4030-keypad�����������������������7�����������G���������madc��������������ti,twl4030-madc���������������������Z�������������������������i2c@48072000����������
����ti,omap3-i2c�������������H ����€���������Û���9��������,��������������������1tx�rx������������������������+�������������æi2c2����������	��%disabled����������i2c@48060000����������
����ti,omap3-i2c�������������H�����€���������Û���=��������,��������������������1tx�rx������������������������+�������������æi2c3������������;�† ��������gdefault���������u���ó������mailbox@48094000��������������ti,omap3-mailbox�������������æmailbox����������H	@�������������Û�����������l�����������x�����������Š������dsp���������œ��������������������§��������������������spi@48098000��������������ti,omap2-mcspi�����������H	€�������������Û���A���������������������+�������������æmcspi1����������²���������@��,������#������$������%������&������'������(������)������*������ ��1tx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3���������gdefault���������u���ô���spidev@0��������������spidev����������ÀÜl�����������������������Ò���������spi@4809a000��������������ti,omap2-mcspi�����������H	 �������������Û���B���������������������+�������������æmcspi2����������²��������� ��,������+������,������-������.��������1tx0�rx0�tx1�rx1�������spi@480b8000��������������ti,omap2-mcspi�����������H€�������������Û���[���������������������+�������������æmcspi3����������²��������� ��,��������������������������������1tx0�rx0�tx1�rx1���������gdefault���������u���õ���spidev@0��������������spidev����������ÀÜl�����������������������Ò���������spi@480ba000��������������ti,omap2-mcspi�����������H �������������Û���0���������������������+�������������æmcspi4����������²�����������,������F������G��������1tx0�rx0�������1w@480b2000�����������ti,omap3-1w����������H �������������Û���:���������æhdq1w���������mmc@4809c000��������������ti,omap3-hsmmc�����������H	À�������������Û���S���������æmmc1�������������Û��������,������=������>��������1tx�rx�����������è���ö��������gdefault���������u���÷��������õ���ø�����������ù�����������ú������������������������mmc@480b4000��������������ti,omap3-hsmmc�����������H@�������������Û���V���������æmmc2������������,������/������0��������1tx�rx�����������gdefault���������u���û��������õ���ü���������!��������������������/������mmc@480ad000��������������ti,omap3-hsmmc�����������H
Ð�������������Û���^���������æmmc3������������,������M������N��������1tx�rx���������	��%disabled����������mmu@480bd400������������B��������������ti,omap2-iommu�����������HÔ����€���������Û������������æmmu_isp���������O������������Ó��������mmu@5d000000������������B��������������ti,omap2-iommu�����������]������€���������Û������������æmmu_iva�������	��%disabled����������wdt@48314000����������
����ti,omap3-wdt�������������H1@����€������
���æwd_timer2���������mcbsp@48074000������������ti,omap3-mcbsp�����������H@����ÿ��������ómpu����������Û������;���<������
��_common�tx�rx������������o���€���������æmcbsp1����������,������������ ��������1tx�rx������������ƒ���ý���������Šfck�������	��%disabled����������target-module@480a0000������������ti,sysc-omap2�ti,sysc������������H
�<���H
�@���H
�D�����������órev�sysc�syss�����������ý�����������
���������������������������ƒ���þ���������Šick����������������������+������������ð����H
���� ����rng@0���������
����ti,omap2-rng������������������� ����������Û���4���������mcbsp@49022000������������ti,omap3-mcbsp�����������I ����ÿI€����ÿ������
��ómpu�sidetone�������������Û������>���?�����������_common�tx�rx�sidetone�����������o������������æmcbsp2�mcbsp2_sidetone����������,������!������"��������1tx�rx������������ƒ���ÿ���­���������Šfck�ick���������%okay�������������Ó��������mcbsp@49024000������������ti,omap3-mcbsp�����������I@����ÿI ����ÿ������
��ómpu�sidetone�������������Û������Y���Z�����������_common�tx�rx�sidetone�����������o���€���������æmcbsp3�mcbsp3_sidetone����������,��������������������1tx�rx������������ƒ������®���������Šfck�ick���������%okay������������gdefault���������u��������mcbsp@49026000������������ti,omap3-mcbsp�����������I`����ÿ��������ómpu����������Û������6���7������
��_common�tx�rx������������o���€���������æmcbsp4����������,��������������������1tx�rx������������ƒ�����������Šfck���������~����������	��%disabled����������mcbsp@48096000������������ti,omap3-mcbsp�����������H	`����ÿ��������ómpu����������Û������Q���R������
��_common�tx�rx������������o���€���������æmcbsp5����������,��������������������1tx�rx������������ƒ�����������Šfck�������	��%disabled����������sham@480c3000�������������ti,omap3-sham������������æsham�������������H0����d���������Û���1��������,������E��������1rx��������	��%disabled����������target-module@48318000������������ti,sysc-omap2-timer�ti,sysc����������H1€����H1€���H1€�����������órev�sysc�syss�����������ý��'��������
������������������������������ƒ�����·���������Šfck�ick����������������������+������������ð����H1€����������������������£���timer@0�����������ti,omap3430-timer�������������������€���������ƒ�����������Šfck����������Û���%���������®��������½����������Í���J���������target-module@49032000������������ti,sysc-omap2-timer�ti,sysc����������I ����I ���I �����������órev�sysc�syss�����������ý��'��������
������������������������������ƒ�����¬���������Šfck�ick����������������������+������������ð����I �������timer@0�����������ti,omap3430-timer����������������������������Û���&���������timer@49034000������������ti,omap3430-timer������������I@�������������Û���'���������ætimer3��������timer@49036000������������ti,omap3430-timer������������I`�������������Û���(���������ætimer4��������timer@49038000������������ti,omap3430-timer������������I€�������������Û���)���������ætimer5�����������ä������timer@4903a000������������ti,omap3430-timer������������I �������������Û���*���������ætimer6�����������ä������timer@4903c000������������ti,omap3430-timer������������IÀ�������������Û���+���������ætimer7�����������ä������timer@4903e000������������ti,omap3430-timer������������Ià�������������Û���,���������ætimer8�����������ñ���������ä������timer@49040000������������ti,omap3430-timer������������I��������������Û���-���������ætimer9�����������ñ������timer@48086000������������ti,omap3430-timer������������H`�������������Û���.���������ætimer10����������ñ������timer@48088000������������ti,omap3430-timer������������H€�������������Û���/���������ætimer11����������ñ������target-module@48304000������������ti,sysc-omap2-timer�ti,sysc����������H0@����H0@���H0@�����������órev�sysc�syss�����������ý��'��������
������������������������������ƒ�����¶���������Šfck�ick����������������������+������������ð����H0@�������timer@0�����������ti,omap3430-timer����������������������������Û���_���������®���������þ���������usbhstll@48062000���������
����ti,usbhs-tll�������������H �������������Û���N���������æusb_tll_hs��������usbhshost@48064000������������ti,usbhs-host������������H@�������������æusb_host_hs����������������������+�������������ð������	��ehci-phy�������ohci@48064400�������������ti,ohci-omap3������������HD�������������Û���L���������������ehci@48064800���������
����ti,ehci-omap�������������HH�������������Û���M��������1���������������gpmc@6e000000�������������ti,omap3430-gpmc�������������ægpmc�������������n�����Ð���������Û�����������,��������������1rxtx������������6�����������B������������������������+��������������������������������[��������k������������ð��������0���������������Ó�����nand@0,0��������������ti,omap2-nand�������������������������������������������Û�����������������������T�����������c�����������usw����������…������������“���$��������¥���$��������·�����������Æ�����������Ù���$��������ì�����������ú���0��������	����������������������&���H��������7���H��������H���6��������W������������������������+������x-loader@0��������	��iX-Loader��������������������������bootloaders@80000�����������iU-Boot�����������������������bootloaders_env@260000����������iU-Boot Env������������&�����������kernel@280000�����������iKernel������������(���@��������filesystem@680000�����������iFile System�����������h��˜��������������usb_otg_hs@480ab000�����������ti,omap3-musb������������H
°�������������Û���\���]��������_mc�dma�����������æusb_otg_hs����������o�����������z�����������‚�����������‹������������š��	��������1��	������	��¢usb2-phy�����������������������¬���2������dss@48050000����������
����ti,omap3-dss�������������H�����������	��%disabled����������	���ædss_core�������������ƒ���¼���������Šfck����������������������+�������������ð���dispc@48050400������������ti,omap3-dispc�����������H�������������Û���������
���ædss_dispc������������ƒ���¼���������Šfck�������encoder@4804fc00����������
����ti,omap3-dsi�������������Hü����Hþ����@Hÿ���� ��������óproto�phy�pll������������Û���������	��%disabled����������	���ædss_dsi1�������������ƒ���¼���»���������Šfck�sys_clk����������������������+����������encoder@48050800��������������ti,omap3-rfbi������������H����������	��%disabled����������	���ædss_rfbi�������������ƒ���¼���½���������Šfck�ick�������encoder@48050c00��������������ti,omap3-venc������������H����������	��%disabled����������	���ædss_venc�������������ƒ���¹���������Šfck����������ssi-controller@48058000�������
����ti,omap3-ssi�������������æssi���������%okay�������������H€����H������������ósys�gdd����������Û���G��������_gdd_mpu����������������������+�������������ð���������ƒ���{��
�������� ���Šssi_ssr_fck�ssi_sst_fck�ssi_ick����ssi-port@4805a000�������������ti,omap3-ssi-port������������H ����H¨������������ótx�rx������������Û���C���D������ssi-port@4805b000�������������ti,omap3-ssi-port������������H°����H¸������������ótx�rx������������Û���E���F���������pinmux@480025d8������� ����ti,omap3-padconf�pinctrl-single����������H�%Ø���$���������������������+�������������÷�������������������������������,�����������J��ÿ������isp@480bc000����������
����ti,omap3-isp�������������HÀ���üHØ���|���������Û�����������²����������“������l��������¹������������Ù������ports������������������������+�������������bandgap@48002524�������������H�%$�������������ti,omap34xx-bandgap���������Å�������������Ó��������target-module@480cb000������������ti,sysc-omap3430-sr�ti,sysc����������æsmartreflex_core�������������H°$�����������ósysc������������ý������������ƒ��
���������Šfck����������������������+������������ð����H°�������smartreflex@0�������������ti,omap3-smartreflex-core����������������������������Û������������target-module@480c9000������������ti,sysc-omap3430-sr�ti,sysc����������æsmartreflex_mpu_iva����������H$�����������ósysc������������ý������������ƒ�����������Šfck����������������������+������������ð����H�������smartreflex@480c9000��������������ti,omap3-smartreflex-mpu-iva�����������������������������Û������������target-module@50000000������������ti,sysc-omap2�ti,sysc������������P�������������órev����������ƒ�����è���������Šfck�ick����������������������+������������ð����P�����@����������opp-table�������������operating-points-v2-ti-cpu����������“������������Ó������opp1-125000000����������Û����sY@��������â�à˜�à˜�à˜��������ðÿÿÿÿ���������opp2-250000000����������Û����æ²€��������â�g8�g8�g8��������ðÿÿÿÿ������������������opp3-500000000����������Û����Íe���������â�O€�O€�O€��������ðÿÿÿÿ���������opp4-550000000����������Û���� ÈU€��������â�tx�tx�tx��������ðÿÿÿÿ���������opp5-600000000����������Û����#ÃF���������â�™p�™p�™p��������ðÿÿÿÿ���������opp6-720000000����������Û����*êT���������â�™p�™p�™p��������ðÿÿÿÿ������������
���������thermal-zones������cpu_thermal������������ú��������.��è��������<������N ��������I���������trips������cpu_alert�����������Y�8€��������e��Ð���������zpassive����������Ó��������cpu_crit������������Y�_��������e��Ð������	���zcritical�������������cooling-maps�������map0������������p����������u��ÿÿÿÿÿÿÿÿ���������������memory@80000000����������smemory�����������€������������hsusb2_power_reg��������������regulator-fixed���������šhsusb2_vbus���������©�2Z ��������Á�2Z ��������„���ú���������������‰�p���������Ó��������hsusb2_phy������������usb-nop-xceiv�����������š����������������¦����������!�������������Ó��������sound�������������ti,omap-twl4030���������±omap3beagle���������º��������regulator-mmc2-sdio-poweron�����������regulator-fixed���������šregulator-mmc2-sdio-poweron���������©�0°��������Á�0°��������„����������������‰��'���������Ó���ü������gpio_poweroff�����������gdefault���������u������������gpio-poweroff����������������������������	compatible�interrupt-parent�#address-cells�#size-cells�model�i2c0�i2c1�i2c2�mmc0�mmc1�mmc2�serial0�serial1�serial2�device_type�reg�clocks�clock-names�clock-latency�operating-points-v2�#cooling-cells�cpu0-supply�phandle�interrupts�ti,hwmods�ranges�#pinctrl-cells�#interrupt-cells�interrupt-controller�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-names�pinctrl-0�pinctrl-single,pins�syscon�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�reg-names�ti,sysc-mask�ti,sysc-sidle�ti,syss-mask�status�dmas�dma-names�clock-frequency�ti,max-div�ti,index-starts-at-one�clock-mult�clock-div�ti,set-bit-to-disable�ti,clock-mult�ti,clock-div�ti,set-rate-parent�ti,index-power-of-two�ti,low-power-stop�ti,lock�ti,low-power-bypass�ti,dividers�ti,sysc-midle�#dma-cells�dma-channels�dma-requests�ti,gpio-always-on�gpio-controller�#gpio-cells�interrupts-extended�bci3v1-supply�io-channels�io-channel-names�regulator-always-on�ti,use-leds�ti,pullups�ti,pulldowns�usb1v5-supply�usb1v8-supply�usb3v1-supply�usb_mode�#phy-cells�#pwm-cells�keypad,num-rows�keypad,num-columns�#io-channel-cells�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,spi-num-cs�spi-max-frequency�spi-cpha�ti,dual-volt�pbias-supply�vmmc-supply�vqmmc-supply�cd-gpios�bus-width�non-removable�cap-power-off-card�#iommu-cells�ti,#tlb-entries�interrupt-names�ti,buffer-size�#sound-dai-cells�ti,no-reset-on-init�ti,no-idle�ti,timer-alwon�assigned-clocks�assigned-clock-parents�ti,timer-dsp�ti,timer-pwm�ti,timer-secure�port2-mode�remote-wakeup-connected�phys�gpmc,num-cs�gpmc,num-waitpins�nand-bus-width�gpmc,device-width�ti,nand-ecc-opt�gpmc,cs-on-ns�gpmc,cs-rd-off-ns�gpmc,cs-wr-off-ns�gpmc,adv-on-ns�gpmc,adv-rd-off-ns�gpmc,adv-wr-off-ns�gpmc,oe-on-ns�gpmc,oe-off-ns�gpmc,we-on-ns�gpmc,we-off-ns�gpmc,rd-cycle-ns�gpmc,wr-cycle-ns�gpmc,access-ns�gpmc,wr-access-ns�label�multipoint�num-eps�ram-bits�interface-type�usb-phy�phy-names�power�iommus�ti,phy-type�#thermal-sensor-cells�opp-hz�opp-microvolt�opp-supported-hw�opp-suspend�turbo-mode�polling-delay-passive�polling-delay�coefficients�thermal-sensors�temperature�hysteresis�trip�cooling-device�gpio�startup-delay-us�reset-gpios�vcc-supply�ti,model�ti,mcbsp�